Circuitos Integrados Ttl 4s3d2m
This document was ed by and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this report form. Report r6l17
Overview 4q3b3c
& View Circuitos Integrados Ttl as PDF for free.
More details 26j3b
- Words: 8,199
- Pages: 40
Tecnología TTL Definición:
TTL es la sigla en inglés de transistor-transistor lógica, es decir, "lógica transistor a transistor”, esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarización. La tensión nominal de alimentación de los circuitos TTL son 5 V DC. La familia TTL tiene una lista extensa de funciones digitales y es comúnmente la familia lógica más popular.
Están fabricadas a partir de BJT npn y resistencias, son las más antiguas en uso y aun a si siguen siendo populares en sistemas digitales que utilizan circuitos integrados a escala pequeña, media y gran escala de integración, a pesar de ser sustituidos por las familias lógicas CMOS y BICMOS en la mayor parte de las aplicaciones, TTL sigue construyendo un estándar de referencia de la electrónica digital.
Lógica TTL
Utiliza transistores
Ventajas e inconvenientes de la tecnología TTL Ventajas
El menor producto retardo por disipación de potencia
Buena flexibilidad lógica
Baja impedancia de salida
Buena inmunidad al ruido
Numerosas funciones
Inconvenientes Generación de ruido
Características:
La familia TTL se identifica por su numeración en dos series, la serie 74 y la 54, siendo la primera de uso comercial y la segunda de uso militar.
El voltaje de alimentación es de + 5 Voltios, con: Vmín = 4.75 Voltios y Vmáx = 5.25 Voltios. Por encima del voltaje máximo el circuito integrado se puede dañar y por debajo del voltaje mínimo el circuito integrado no funcionaría adecuadamente.
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 400 MHz.
Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
Su compuerta básica es la NAND
Los CI de la serie 74 estándar ofrecen una combinación de velocidad y disipación de, decodificadores, memorias y circuitos aritméticos.
La familia 74 cuenta con varias series de potencia adecuada a muchas aplicaciones. Los CI de esta serie incluyen una amplia variedad de compuertas, flip-flops y multivibradores monoestables así como registros de corrimiento, contadores dispositivos lógicos TTL (74, 74LS, 74S, etc.).
Estas series utilizan una fuente de alimentación (Vcc) con voltaje nominal de 5V. Funcionan de manera adecuada en temperaturas ambientales que van de 0° a 70°C.
Su realización (fabricación) se logra con transistores bipolares multiemisores, como se puede observar en el gráfico siguiente:
¿Cómo funciona un circuito integrado TTL?
Si E1 o E2 están a un nivel de voltaje de 0 voltios, entonces el transistor conduce, y
0 Voltios Si E1 y E2 están a un nivel de voltaje de 5 voltios, entonces el transistor no conduce, y Z
= 5 Voltios La serie de circuitos integrados TTL es la base de la tecnología digital. Siendo la
Z=
compuerta NAND el circuito base de la serie 74 XX. Es importante tomar en cuenta que para su funcionamiento, la carga de entrada.
Con la señal de entrada en nivel bajo (LOW = 0), la entrada de la compuerta
entrega corriente a la fuente de señal de aproximadamente 10 mA (miliamperio) Con la señal de entrada en nivel alto (HIGH = 1), la entrada de la compuerta pide a la fuente de la señal de entrada una corriente de aproximadamente de uA
(microamperios) La entrada no conectada actúa como una señal de nivel alto (HIGH)
La carga mayor ocurre cuando la señal de entrada es de nivel bajo (LOW). En este momento el transistor de salida tiene que aguantar mayor corriente. Generalmente los transistores de esta serie aguantan hasta 100 mA (miliamperios). Entonces solo se pueden conectar 10 entradas en paralelo (FAN IN = 10)
Características comunes de dispositivos TTL Fan-out:
En el caso de TTL que una compuerta podrá accionar en su salida otras compuertas de la misma serie, la capacidad de salida será de 10 para la serie común y de alta potencia, y
de 20 para la serie de baja potencia. Cuando hay conexión entre TTL y otras familias lógicas, será necesario ir a la literatura del fabricante para determinar la necesidad de la corriente de entrada y la disponibilidad
de la corriente de salida y asegurarse de que no hay sobrecarga para la salida de la compuerta.
Margen de ruido
Δ0 y Δ1, son los márgenes de ruido para el nivel bajo y alto respectivamente, este margen se establece para prevenir respuestas falsas que podrían ser causados por el ruido introducido en el sistema.
Disipación de potencia
La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencias de operación, a diferencia de la Lógica CMOS.
Por lo tanto, en la lógica TTL la Disipación de Potencia Dinámica es igual a la Disipación de Potencia Estática.
Retrasos de propagación
La compuerta NAND TTL estándar tiene retrasos de propagación característicos de:
TPLH = 11 ns
TPHL = 7 ns
Con un promedio es de tpd (prom) = 9 ns
Factor de carga de Salida.
Es una medida del número de entradas que una compuerta puede controlar sin exceder las especificaciones de la misma.
El flujo de corriente en una de entrada o salida se considera positivo si fluye hacia adentro y se considera negativa si fluye hacia afuera de la terminal.
Cuando conectamos una salida con una o más entradas, la suma algebraica de las corrientes debe dar cero.
Entradas no conectadas (flotantes)
Cualquier entrada en un circuito TTL que se deja desconectada actúa como un 1 lógico aplicado a esa entrada, debido a que en cualquier caso la unión o diodo base-emisor de la entrada no será polarizado en sentido directo.
Transistores de corriente
Este efecto global se puede resumir como sigue: Siempre que una salida TTL tipo tótem pasa de BAJO a ALTO, se consume una espiga de corriente de la amplitud de la fuente de
alimentación VCC. En un circuito o sistema digital puede haber muchas salidas TTL cambiando de estado al mismo tiempo, cada una consumiendo una espiga angosta de corriente de la fuente de poder.
Rangos de alimentación y temperatura:
Voltaje nominal de 5V.
La serie 74 de 4.75 a 5.25 V
La serie 54 de 4.5 hasta 5.5 V.
La serie 74 temperaturas de 0ºC hasta 70º C
La serie 54 temperaturas de -55ºC a 125º C.
La serie 54 tiene un costo mayor dada su mayor tolerancia.
voltaje de
Niveles de voltaje
Los siguientes son las definiciones de niveles de voltaje que define el fabricante como mínimos y máximos para los niveles altos y bajos de una compuerta
VOH: Voltaje de salida mínimo que una compuerta entrega cuando su salida está en el nivel alto.
VOL: Voltaje de salida máximo que una compuerta entrega cuando su salida está en el nivel bajo.
VIH: Voltaje mínimo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel alto.
VIL: Voltaje máximo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel bajo.
Familias
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:
TTL: serie estándar.
TTL-L (low power): serie de bajo consumo.
TTL-S (schottky): serie rápida (usa diodos Schottky).
TTL-AS (advanced schottky): versión mejorada de la serie anterior.
TTL-LS (low power schottky): combinación de las tecnologías L y S (es la familia más extendida).
TTL-ALS (advanced low power schottky): versión mejorada de la serie LSS.
TTL-F (FAST: fairchild advanced schottky).
TTL-AF (advanced FAST): versión mejorada de la serie F.
TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lógicos compatibles con TTL.
TTL estándar
El circuito funciona con una alimentación única de + 5V, ± 5 % y es compatible con todos los circuitos de otras subfamilias TTL, así como también con la familia lógica DTL. Tiene un retraso típico de 10 ns, temperatura de trabajo de 0ºC a 70ºC, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipación de 10 mW or puerta y una frecuencia máxima para los flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente.
TTL de baja potencia " LPTTL, serie 54174 L)
Tiene un retraso de propagación típico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia máxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mínima disipación.
TTL de alta velocidad (HTTL, Serie SN 54 H174 H)
Los parámetros típicos de esta subfamilia son: retraso en la propagación por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa máxima de flip-flop de 50 MHz.
TTL Schottky" (STTL, Serie SN 54 S/74/S)
El circuito TTI, Schottky ha sido uno de los más recientes desarrollos y constituye el más rápido de las subfamilias TTL, aproximándose su velocidad a la familia lógica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar.
El circuito es similar al TTL de alta velocidad, pero la base de cada transistor está conectada al colector a través de un diodo de Schottky. El diodo actúa como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturación de los transistores.
La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagación típica de 3 ns, un consumo de 19 mW y una frecuencia máxima de flip-flop de 125 MHz.
TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)
El circuito TTL Schottky de baja potencia es el Uiás reciente de la familia TTL y con él se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida.
Tiene una propagación típica de 10 ns (igual que la TTL estándar) y un consumo por puerta de sólo 2 mW, con una frecuencia máxima de flipflop de 35 MHz.
Características Serie 74L y 74H
Proporciona TTL de baja potencia y alta velocidad
La serie 74L es una versión de baja potencia que consume aproximadamente 1mW pero a costa de un retraso de propagación mucho mayor.
La serie 74H versión de alta velocidad que tiene un retraso de propagación reducido, un mayor consumo de potencia.
Serie 74S TTL Schottky
La serie 74S disminuye el retraso de tiempo por almacenamiento, se logra conectando entre la base y el colector del transmisor un diodo de barrera Schottky.
Emplea resistencias de bajo valor
TTL Schottky de bajo consumo de potencia, Series 74LS (LS-TTL)
La serie 74LS es una versión de la serie 74S con un menor consumo de potencia y velocidad.
Utiliza el transistor Schottky
Resistencias más grandes
Requerimiento de potencia del circuito reducida TTL avanzada Schottky, Series 74AS (AS-TTL)
Proporciona una mejora en la velocidad sobre las 74S
Con un requerimiento de consumo de potencia mucho menor.
Incluye bajos requerimientos de corrientes de entrada
TTL avanzada Schottky de bajo consume de potencia, Series 74ALS
Esta serie ofrece mejoras tanto en velocidad como en disipación de potencia
Tiene el menor producto velocidad-potencia de todas las series TTL
Alto costo ha ocasionado que no remplace la 74LS
TTL 74F, FAST
Utiliza una nueva técnica de fabricación de circuito integrado, para reducir las capacitancias inter-dispositivos a fin de lograr demoras reducidas en la propagación.
Versiones de la familia TTL
Debido al balance entre velocidad y potencia, la familia TTL existe en cinco series distintas, la serie más popular es la LS por el balance entre rapidez y consumo.
Estructura y funcionamiento.
La familia TTL estándar es una familia saturan-te, porque la mayor parte de los transistores trabajan en corte y saturación, En la figura 1 se muestra una puerta inversora TTL estándar a +5V, dividida en tres partes:
Etapa de entrada: El transistor Q1 tiene por objeto producir la conmutación rápida de Q2.
Etapa Excitadora: La etapa extendida asocia al transistor Q2, tiene por objeto generar las dos señales complementarias necesarias para excitar el circuito de salida.
Etapa de salida TTL: La etapa de salida contiene los transistores Q3 y Q4 en conexión tipo tótem (tótem – pole). Esta etapa de salida requiere para ser excitada dos corrientes IB3 e IB4 producidas por la etapa excitadora mencionada anteriormente, las cuales tienen las características de estar una activa y la otra en inversa. La R4 tiene como función limitar la corriente de salida en caso de cortocircuito en la salida y en las transiciones. TOTEM - POLE
Tecnología
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:
Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
Separador de fase: es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.
Driver: está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc.
Compuertas lógicas en tecnología TTL Las compuertas lógicas son bloques de construcción básica de los sistemas digitales; operan con números binarios, por lo que se les denomina puertas lógicas binarias. En los circuitos digitales todos los voltajes, a excepción de las fuentes de alimentación, se agrupan en dos posibles categorías: voltajes altos y voltajes bajos.
Todos los sistemas digitales se construyen utilizando básicamente tres compuertas lógicas básicas, estas son las AND, OR y NOT; o la combinación de estas.
NAND TTL
La puerta NAND, compuerta NAND o NOT AND es una puerta lógica que produce una salida falsa solamente si todas sus entradas son verdaderas; por tanto, su salida es complemento a la de la puerta AND, -se comporta de acuerdo a la tabla de verdad mostrada a la derecha.
Cuando todas sus entradas están en 1 (uno) o en ALTA, su salida está en 0 o en BAJA, mientras que cuando una sola de sus entradas o ambas están en 0 o en BAJA, su SALIDA va a estar en 1 o en ALTA.
Símbolos
Hay tres símbolos para las puertas NAND: el MIL/ANSI, el IEC, así como el obsoleto símbolo DIN que a veces se encuentra en los esquemas viejos. Para obtener más información, vea Símbolos de puertas lógicas.
Símbolo ANSI o "Militar"
Símbolo IEC
Símbolo DIN
Tablas de verdad
Inversor TTL
La función lógica de un inversor o de cualquier tipo de puerta es siempre la misma, independientemente del tipo de tecnología de circuitos que se utilice.
NOR TTL
La puerta NOR o compuerta NOR es una puerta lógica digital que implementa la disyunción lógica negada -se comporta de acuerdo a la tabla de verdad mostrada a la derecha. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando una sola de sus entradas o ambas están en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA. NOR es el resultado de la negación de que el operador OR.
Símbolos
Hay tres símbolos para las puertas NOR: el símbolo Americano (ANSI o "militar") y el símbolo IEC ("europeo" o "rectangular"), así como el obsoleto símbolo DIN. Para obtener más información, vea Puerta lógica.
Símbolo ANSI o "Militar"
Tablas de verdad
Otras compuertas TTL
Símbolo IEC
Símbolo DIN
Consideraciones prácticas para trabajar con circuitos TTL
Las señales de entrada nunca deben de ser mayores a la tensión de alimentación ni inferiores al nivel de tierra.
Si alguna entrada debe estar siempre en un nivel alto, conectarla a Vcc (tensión de alimentación)
Si alguna entrada debe estar siempre en un nivel bajo, conectarla a tierra
Si hay entradas no utilizadas, en compuertas NAND, OR, AND, conectarlas a una entrada que si se esté utilizando
Es mejor que las salidas no utilizadas de las compuertas estén a nivel alto pues así consumen menos corriente
Evitar los cables largos dentro de los circuitos
Utilizar por lo menos un capacitor / condensador de desacople (0.01 uF a 0.1 uF) por cada 5 o 10 paquetes de compuertas, uno por cada 2 a 5 contadores y registros y uno por cada flip flop. Estos capacitores de desacople eliminan los picos de voltaje de la fuente de alimentación que aparecen cuando hay un cambio de estado en una salida TTL / LS. (de Alto a bajo y viceversa) Estos capacitores / condensadores deben tener terminales lo más cortos posible y conectarse entre Vcc y tierra, lo más cerca posible al circuito integrado.
Aplicaciones
Además de los circuitos LSI y MSI descritos aquí, las tecnologías LS y S también se han empleado en:
Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.
Memorias RAM.
Memorias PROM.
Programmable array logic, o PAL, consistente en una PROM que interconecta las entradas y cierto número de puertas lógicas.
Tecnología CMOS
Definición
El semiconductor complementario de óxido metálico o complementary metaloxide-semiconductor (CMOS) es una de las familias lógicas empleadas en la fabricación de circuitos integrados.
Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de forma tal que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas, colocado en la placa base.
Características
Los chips CMOS consumen menos potencia que aquellos que usan otro tipo de transistor. Tienen especial atractivo para emplearlo en componentes que funcionen con baterías, como los ordenadores portátiles. Los ordenadores de sobremesa también contienen dispositivos de memoria CMOS de bajo consumo de potencia para almacenar la fecha, hora y configuraciones (BIOS).
Otra de las características importantes de los circuitos CMOS es que son “regenerativos”: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1, siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar.
Existen una cantidad muy grade de compuertas lógicas CMOS, que son una alternativa muy importante ante la otra tecnología: TTL (Lógica Transistor Transistor).
Es la tecnología más usada para la fabricación de circuitos integrados. Usa pares de transistores PMOS y NMOS de los cuales, en un instante dado, solo uno está encendido.
Los dispositivos CMOS consumen poca potencia y pueden fabricarse en gran escala dentro de los circuitos integrados (chips).
Los circuitos CMOS (incluyendo procesadores digitales) se pueden combinar con MEMS (Micro-Electro-Mechanical Systems) en un solo chip.
CMOS es la tecnología usada para fabricación de microprocesadores, memorias y ASICs (Application Specific Integrated Circuits).
Características comunes a todos los dispositivos CMOS
Muy bajo consumo con señal estática.
Amplio rango de tensiones de alimentación.
Alta inmunidad al ruido.
Alta capacidad de carga.
Gran densidad de integración.
Voltaje de alimentación
Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales
Niveles de voltaje
Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta 8 resistencias de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que está conectada.
Los requerimientos de voltaje en la entrada para dos estados lógicos se expresa como un porcentaje del voltaje de alimentación
De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada menor que VIL (máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH (mín.) = 3.5 V como ALTO.
VOL (MAX) 0V VOH (MIN) VDD VIL (MAX) 30% VDD VIH (MIN) 70% VDD
Inmunidad al ruido
Se denomina ruido a “cualquier perturbación involuntaria que puede originar un cambio no deseado en la salida del circuito.” El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión cercanas o por picos de la corriente de alimentación.
Los circuitos lógicos deben tener cierta inmunidad al ruido la cual es definida como “la capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida”. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos de tensión conocido como MARGEN DE RUIDO. De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada menor que VIL (máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH (mín) = 3.5 V como ALTO. Los márgenes de ruido son los mismos en ambos estados y dependen de V DD. En VDD = 5 V, los márgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL
Velocidad de respuesta en dispositivos CMOS
La desventaja más grande que tienen los dispositivos CMOS de la serie CD4000 es su velocidad de respuesta. Esto impide la construcción de circuitos –tales como microprocesadores– que necesiten trabajar a frecuencias de operación elevadas (mayores a los 10 MHz) a fin de realizar operaciones matemáticas y lógicas a alta velocidad, con una reducción sustancial en el tiempo de procesamiento.
Generalmente, los mecanismos que degradan la velocidad de respuesta en dispositivos digitales pueden ser divididos en dos partes:
Los debidos a limitaciones internas y Los que dependen de factores externos.
Por lo tanto, la velocidad de respuesta en CMOS tiene dos componentes:
Tiempos de subida y bajada. Responden al tiempo de carga y descarga de la capacidad de carga conectada a la salida de un dispositivo.
Tiempo de retardo de propagación. Está relacionado con el tiempo que tardan los transistores de salida en pasar del corte a conducción y viceversa.
Velocidad de conmutación
Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado.
Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una carga más rápida de la capacitancia de carga.
Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD =5
V y 25ns para VDD = 10 V. Como podemos ver, mientras V DD sea mayor podemos operar en frecuencias más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un V DD = 5V. Esta velocidad es comparable con la de la serie 74LS.
Disipación de potencia La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir.
Uno de los principales motivos del empleo de la lógica CMOS es su “muy bajo consumo de potencia”. Cuando un circuito lógico CMOS se encuentra en estático (sin cambiar) o en reposo, su disipación de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutación.
PD aumenta con la frecuencia
En la siguiente gráfica, Figura 6, podemos observar como la disipación de potencia en función de la frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la compuerta CMOS depende de la frecuencia.
La disipación de potencia de un CI CMOS será muy baja mientras esté en una condición dc. Desafortunadamente, PD siempre crecerá en proporción a la frecuencia en la cual los circuitos cambian de estado.
Susceptibilidad a la carga estáticas
Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI.
Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de diodos zéner de protección.
Diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar daño. Si bien los zéner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daños. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.
Factor de carga
El factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
Entradas CMOS
Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad estática y al ruido
Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o V DD) o bien a otra entrada. Esta regla se aplica aún a las entradas de otras compuertas lógicas que no se utilizan en el mismo encapsulado.
Características de Salida
Las entradas de las compuertas CMOS nunca deben dejarse flotantes. La estructura de entrada de un elemento TTL contiene una resistencia que proporciona un camino a Vss.
La estructura de los dispositivos CMOS no contiene la resistencia y tiene una impedancia de entrada extremadamente alta. Por la anterior, un ruido pequeño hace que la entrada sea baja ó alta. En el caso de un ruido entre el nivel lógico 0 y 1, los dos transistores de entrada pueden estar en conducción y puede circular una corriente excesiva. En ocasiones la corriente afecta la fuente de tensión y crea una oscilación de alta frecuencia en la salida del dispositivo. Según especificación del fabricante es necesario conectar la entrada de estos dispositivos a Vss, tierra u otra fuente.
Establecen la diferencia de salida entre las familias TTL y CMOS.
Características de las series CMOS Series 4000/14000
La serie 4000A es la línea más usada de CI CMOS. Algunas características más importantes de esta familia lógica son:
La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.
Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y VDD para 1 lógico. VDD puede estar entre 3 V a 15 V
Todas las entradas CMOS deben estar conectadas a algún nivel de voltaje.
Serie 74C
Es compatible terminal por terminal y función por función, con los dispositivos TTL que tienen el mismo número
Esto hace posible remplazar algunos circuitos TTL por un diseño equivalente CMOS. Por ejemplo, 74C74 puede remplazar al CI TTL 7474
Serie 74HC (CMOS de alta velocidad)
Esta es una versión mejor de la serie 74C.
La principal mejora radica en un aumento de diez veces en la velocidad de conmutación.
Otra mejora es una mayor capacidad de corriente en las salidas.
También de alta velocidad, y también es compatible en lo que respecta a los voltajes con los dispositivos TTL.
Serie 74HCT Esta serie también es una serie CMOS de alta velocidad, y está diseñada para ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de salidas TTL
74AC/ACT CMOS Avanzado
Esta serie, la más nueva de los CMOS
Funcionalmente equivalente con las diversas series de TTL pero no es compatible con terminales con el TTL.
La razón es que las ubicaciones de las terminales en los microcircuitos 74AC o 74ACT se han seleccionado para mejorar la inmunidad al ruido, con lo cual las entradas a dispositivos son menos sensibles a los cambios de señal que las que ocurren en las terminales de otros CI
Tipos de CMOS CMOS analógicos Los transistores MOS también se emplean en circuitos analógicos, debido a dos características importantes, a saber.
Alta impedancia de entrada
La puerta de un transistor MOS viene a ser un pequeño condensador, por lo que no existe corriente de polarización. Un transistor, para que pueda funcionar, necesita tensión de polarización. Baja resistencia de canal
Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega a ser muy reducida.
Estas características posibilitan la fabricación de amplificadores operacionales "Rail-toRail", en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas.
CMOS y bipolar
Se emplean circuitos mixtos bipolares y CMOS tanto en circuitos analógicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta impedancia de entrada y márgenes de tensión CMOS.
En cuanto a las familias digitales, la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensión.
La relevancia de estos inconvenientes es muy baja en el diseño micro electrónico actual.
Ventajas e inconvenientes Ventajas
La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de circuitos integrados digitales:
El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario. Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o degradación de señal debido a la impedancia del metal de interconexión.
Los circuitos CMOS son sencillos de diseñar.
La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de integración muy altas a un precio mucho menor que otras tecnologías.
Inconvenientes Algunos de los inconvenientes son los siguientes:
Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lógicas.
Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados.
El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con espaciar os de sustrato y pozos de difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o alimentación.
Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a ser comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).
Problemas
Hay tres problemas principales relacionados con la tecnología CMOS, aunque no son exclusivos de ella.
Sensibilidad a las cargas estáticas
Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite quitar la alimentación de un sólo dispositivo.
Latch-up
Artículo principal: Latch-up
Consiste en la existencia de un tiristor parásito en la estructura CMOS que se dispara cuando la salida supera la alimentación. Esto se produce con relativa facilidad cuando existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se anuncian como inmunes al
latch-up.
Resistencia a la radiación
El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI).
Transistores en tecnología CMOS
Para un sustrato tipo p
Para evitar la aparición de diodos en directa:
El sustrato p debe estar conectado a la tensión más negativa El pozo n debe estar conectado a la tensión más positiva
Las difusiones p+/n+ de los sustratos disminuyen la resistencia de o
Los transistores son simétricos
Principio de Funcionamiento
En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS, y otro basado exclusivamente en transistores nMOS. El circuito pMOS es empleado para propagar el valor binario 1, y el circuito nMOS para propagar el valor binario 0. Véase la figura. Representa una puerta lógica NOT o inversor. También llamada Logitech.
Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción
Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación (1), el valor 1 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción. Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 o 1, siempre y cuando aún esté dentro de los márgenes de ruido.
Proceso de fabricación
Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores e interconexiones
La oblea de silicio
El material base para el proceso de fabricación viene en forma de una oblea monocristalina ligeramente dopada. Estas obleas tienen un diámetro entre 10 y 30 cm. y un espeso de, como mucho, un mm. Se obtienen cortando un lingote monocristalino en rodajas muy finas.
El proceso de fabricación CMOS requiere que se construyan transistores tanto de canal n (NMOS) como de canal p (PMOS) sobre un mismo material de silicio
Pasos para la Fabricación de un dispositivo CMOS
Oxidación
Litografía
Apertura de ventanas en el óxido
Eliminación de la fotorresistencia
Difusión / Implantación iónica de impurezas donadoras (P, As...)
Oxido de puerta (fino, zona activa)
Oxido de campo (grueso, pasivación)
Eliminación del óxido
El polisilicio y el fotoresist sirven de máscara para la implantación
Se fabrican las fuentes/drenadores de los transistores de canal N y los os al sustrato (pozo) de los transistores de canal P
Deposición de metal, etching del metal.
La capa de metal 1 puede hacer o con el silicio (fuentes, drenadores, sustratos) y con el polisilicio (puertas)
Los os se hacen mediante ventanas cuadradas de tamaño fijo que se conectan en paralelo Corte de la oblea
Encapsulado Soldadura del chip al soporte del encapsulado
Soldadura de los hilos de conexión entre los PADs del chip y los pines del encapsulado
Cierre del encapsulado
Proceso fotolitográfico
Mediante este proceso se crean las diferentes estructuras que componen el IC
De forma simplificada consiste en:
Se cubre la oblea con un material orgánico sensible a la luz
Se exponen a la luz aquellas zonas deseadas mediante una máscara
Las zonas expuestas se eliminan fácilmente mediante un ácido
Las estructuras restantes sirven para delimitar áreas donde queremos eliminar óxido, metalizar, crear difusiones, etc...
Lógica CMOS
La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función.
La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.
Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos símbolos más comunes son los que se muestran en la siguiente Figura.
Compuertas lógicas CMOS
Inversores CMOS.
Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS
Compuerta NAND CMOS
La compuerta NAND es aquella en la que la única manera de hacer que la salida vaya a un nivel lógico bajo es cuando todas sus entradas están en el nivel lógico alto.
Tabla de verdad
Compuerta NOR CMOS
Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un NMOSFET en paralelo al inversor básico
Tabla de verdad
Compuertas AND y OR
Las compuertas AND y OR CMOS se pueden formar combinando compuertas NAND y NOR con inversores
Compuerta OR Tabla de verdad de compuerta AND
Precauciones para el uso de dispositivos CMOS El problema de descargas electroestáticas (comúnmente denominado ESD) fue muy serio en los primeros dispositivos CMOS. Por esto, los fabricantes tuvieron que tomar medidas a fin de que no se dañaran los circuitos integrados.
Sabemos que una persona se puede convertir en un acumulador cargado de un alto potencial electroestático al caminar, por ejemplo, sobre una alfombra en un día de muy
baja humedad ambiente, pudiendo generarse tensiones tan altas como 12.000 V. Lo mismo sucede con varios tipos de materiales, en especial con los plásticos: rozar los terminales de un chip CMOS puede generar tensiones de, por ejemplo, hasta 500 V. Mientras la tensión mínima de daño en un chip CMOS es de 250mV, en uno de tecnología TTL dicho valor asciende a 1.000 V.
Hoy, los chips suelen venir protegidos con diodos internos que limitan las posibles corrientes que se puedan generar al aplicar una carga estática de gran valor de tensión.
Aquí se puede notar cómo la entrada de este dispositivo –por ejemplo, puede ser un inversor tiene los diodos denominados D1, D2 y D3, y la resistencia R1 –generalmente, de 200Ω para limitar la tensión y la corriente eléctrica que pudieran generarse en caso de que se le aplique accidentalmente una alta tensión de entrada (por ejemplo, varios cientos de volt a través de una descarga ESD).
El diodo cercano a la entrada (D3) es una primera barrera, mientras que los otros diodos protegen directamente a la compuerta, limitando la tensión a no más de 0,6 V por encima de la VDD o 0,6 V por debajo de la de tierra VSS. Los diodos D4 y D5 son intrínsecos del chip, provienen del proceso de fabricación; el resto se debe agregar al diseño del circuito.
Los diodos restantes a la derecha son para proteger la salida ante una aplicación accidental de ESD en el pin correspondiente. Por último, D6 protege contra una tensión inversa en la fuente.
Si bien las tensiones de alimentación de un circuito integrado digital CMOS de la serie 4000 pueden variar desde los 3 V hasta los 18 V, los manuales recomiendan no superarlos 15 V. Esto es para asegurarse que no vaya a producirse la destrucción del chip.
Si se está trabajando a una tensión de alimentación elevada (por ejemplo, 18 V) existe la posibilidad de que en ambientes ruidosos eléctricamente, se sume a ella una señal de tensión extra (el caso de ruidos eléctricos inducidos por acoplamiento inductivo) que puede generar el efecto denominado tiristor o latch-up –encendido–. Este mecanismo ocasiona que, por ejemplo, la entrada afectada haga un cortocircuito con la tierra (terminal VSS), dañándola en forma permanente
Las dos formas de evitar este tipo de problemas son:
Trabajar con tensiones de alimentación que no superen los 15 V. Asegurarse que las entradas nunca excedan al valor de la tensión de alimentación.
Una manera práctica de evitar incrementos de tensión en la fuente de alimentación es la de proteger externamente a los chips con el siguiente circuito basado en un diodo zener:
VDD es la tensión que se debe conectar a los circuitos integrados. VCC es la tensión que, generalmente, proviene de un regulador de tensión (por ejemplo, el integrado LM7805T).
Reglas para el uso de CMOS
Los dispositivos CMOS suelen embalarse dentro de sobres, vainas de material antiestático o insertando sus terminales en espuma conductora.
Para retirarlos, tengamos la precaución de no tocar los pines con los dedos.
Cuando los retiramos, deben colocarse sobre una superficie metálica con los terminales haciendo o sobre ella. Nunca ubicamos un circuito integrado sobre material de poliestireno o plástico.
Todas las herramientas e instrumental de prueba están conectados a una tierra común.
Es recomendable que el operador tenga una pulsera antiestática conectada en su muñeca y haciendo o a una tierra eléctrica a través de una resistencia de alto valor, a fin de protegerse ante un posible shock eléctrico en caso de que la tierra no esté perfectamente aislada de la tensión de
Alimentación domiciliaria (debido a fugas, conexión errónea, etc.).
No insertamos dispositivos CMOS en un circuito impreso que tenga conectada la tensión de alimentación.
En caso de querer retirar un chip CMOS de un impreso, nos aseguramos que la tensión de alimentación sea nula.
Consideremos que algunas fuentes de alimentación tienen capacitores de filtrado de muy alto valor, por lo que después de retirar la tensión de alimentación pueden tardar varios segundos en descargarse.
Todas las entradas de dispositivos CMOS (salvo especificación contraria por el fabricante) deben conectarse a algún nivel de tensión adecuado VDD o VSS. Dejar terminales flotantes puede hacer que adquieran carga electrostática o que tomen por ruido inducido valores de tensión que hagan que el circuito funcione indebidamente.
Los circuitos impresos con componentes CMOS que debamos guardar van a tener las entradas y salidas conectadas con resistencias de alto valor a algún terminal de alimentación (VDD p VSS).
Aplicaciones
Microprocesadores
Memorias
Procesadores digitales de señales
Otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo.
Compatibilidad entre familias lógicas TTL y CMOS Si queremos conectar las distintas familias lógicas entre sí, tenemos que tener en cuenta su compatibilidad tanto de corriente como de tensión.
Compatibilidad de corriente Para conectar la salida de un circuito con la entrada de otro, el circuito de la salida debe suministrar suficiente corriente en su salida, tanta como necesite la entrada del otro circuito, por tanto, se tiene que cumplir que:
10 H máx. ---- 1IH máx. Nivel alto. 10 L min ---- 1 IL min nivel bajo.
Compatibilidad de tensión
Si queremos conectar la salida de un circuito con la entrada de otro circuito, se tiene que verificar que:
10 H máx. --- 1 IH máx. Nivel alto. 10 L min ---- 1 IL min nivel bajo.
Dado que la primera condición se cumple casi siempre, lo que tenemos es que verificamos que se cumple la última (de nivel alto).
Manejo de CMOS por TTL
Existe un problema cuando comparan los voltajes de salida TTL con el voltaje de entrada de CMOS , se observa que el voltaje de salida mínimo de cualquier serie TTL es demasiado bajo cuando se compara con el voltaje de entrada mínimo de la serie 4000 de la familia CMOS , la solución más común a este problema interfaz es donde salida del TTL se conecta a 5 V con un resistor activo en alto , esto ocasionara que la salida del TTL se eleve a 5V en el estado alto , con lo cual dará una entrada CMOS adecuada.
Manejo de TTL por CMOS
Manejo en el estado alto y bajo del TTL por CMOS. En la salida CMOS pueden proporcionar suficiente voltaje para satisfacer el requerimiento de entrada TTL en el estado alto y bajo, como el voltaje de entrada es relativamente suficiente no es necesario hacer ninguna consideración especial.
Diferencias entre las familias CMOS y TTL
Las diferencias más importantes entre ambas familias son:
En la fabricación de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnología CMOS
Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS están superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, así como VLSI.
Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.
Los CMOS son más lentos en cuanto a velocidad de operación que los TTL.
Los CMOS tienen una mayor inmunidad al ruido que los TTL.
Los CMOS presentan un mayor intervalo de voltaje y un factor de carga más elevado que los TTL
En resumen podemos decir que:
TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo.
TTL es la sigla en inglés de transistor-transistor lógica, es decir, "lógica transistor a transistor”, esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarización. La tensión nominal de alimentación de los circuitos TTL son 5 V DC. La familia TTL tiene una lista extensa de funciones digitales y es comúnmente la familia lógica más popular.
Están fabricadas a partir de BJT npn y resistencias, son las más antiguas en uso y aun a si siguen siendo populares en sistemas digitales que utilizan circuitos integrados a escala pequeña, media y gran escala de integración, a pesar de ser sustituidos por las familias lógicas CMOS y BICMOS en la mayor parte de las aplicaciones, TTL sigue construyendo un estándar de referencia de la electrónica digital.
Lógica TTL
Utiliza transistores
Ventajas e inconvenientes de la tecnología TTL Ventajas
El menor producto retardo por disipación de potencia
Buena flexibilidad lógica
Baja impedancia de salida
Buena inmunidad al ruido
Numerosas funciones
Inconvenientes Generación de ruido
Características:
La familia TTL se identifica por su numeración en dos series, la serie 74 y la 54, siendo la primera de uso comercial y la segunda de uso militar.
El voltaje de alimentación es de + 5 Voltios, con: Vmín = 4.75 Voltios y Vmáx = 5.25 Voltios. Por encima del voltaje máximo el circuito integrado se puede dañar y por debajo del voltaje mínimo el circuito integrado no funcionaría adecuadamente.
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 400 MHz.
Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
Su compuerta básica es la NAND
Los CI de la serie 74 estándar ofrecen una combinación de velocidad y disipación de, decodificadores, memorias y circuitos aritméticos.
La familia 74 cuenta con varias series de potencia adecuada a muchas aplicaciones. Los CI de esta serie incluyen una amplia variedad de compuertas, flip-flops y multivibradores monoestables así como registros de corrimiento, contadores dispositivos lógicos TTL (74, 74LS, 74S, etc.).
Estas series utilizan una fuente de alimentación (Vcc) con voltaje nominal de 5V. Funcionan de manera adecuada en temperaturas ambientales que van de 0° a 70°C.
Su realización (fabricación) se logra con transistores bipolares multiemisores, como se puede observar en el gráfico siguiente:
¿Cómo funciona un circuito integrado TTL?
Si E1 o E2 están a un nivel de voltaje de 0 voltios, entonces el transistor conduce, y
0 Voltios Si E1 y E2 están a un nivel de voltaje de 5 voltios, entonces el transistor no conduce, y Z
= 5 Voltios La serie de circuitos integrados TTL es la base de la tecnología digital. Siendo la
Z=
compuerta NAND el circuito base de la serie 74 XX. Es importante tomar en cuenta que para su funcionamiento, la carga de entrada.
Con la señal de entrada en nivel bajo (LOW = 0), la entrada de la compuerta
entrega corriente a la fuente de señal de aproximadamente 10 mA (miliamperio) Con la señal de entrada en nivel alto (HIGH = 1), la entrada de la compuerta pide a la fuente de la señal de entrada una corriente de aproximadamente de uA
(microamperios) La entrada no conectada actúa como una señal de nivel alto (HIGH)
La carga mayor ocurre cuando la señal de entrada es de nivel bajo (LOW). En este momento el transistor de salida tiene que aguantar mayor corriente. Generalmente los transistores de esta serie aguantan hasta 100 mA (miliamperios). Entonces solo se pueden conectar 10 entradas en paralelo (FAN IN = 10)
Características comunes de dispositivos TTL Fan-out:
En el caso de TTL que una compuerta podrá accionar en su salida otras compuertas de la misma serie, la capacidad de salida será de 10 para la serie común y de alta potencia, y
de 20 para la serie de baja potencia. Cuando hay conexión entre TTL y otras familias lógicas, será necesario ir a la literatura del fabricante para determinar la necesidad de la corriente de entrada y la disponibilidad
de la corriente de salida y asegurarse de que no hay sobrecarga para la salida de la compuerta.
Margen de ruido
Δ0 y Δ1, son los márgenes de ruido para el nivel bajo y alto respectivamente, este margen se establece para prevenir respuestas falsas que podrían ser causados por el ruido introducido en el sistema.
Disipación de potencia
La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencias de operación, a diferencia de la Lógica CMOS.
Por lo tanto, en la lógica TTL la Disipación de Potencia Dinámica es igual a la Disipación de Potencia Estática.
Retrasos de propagación
La compuerta NAND TTL estándar tiene retrasos de propagación característicos de:
TPLH = 11 ns
TPHL = 7 ns
Con un promedio es de tpd (prom) = 9 ns
Factor de carga de Salida.
Es una medida del número de entradas que una compuerta puede controlar sin exceder las especificaciones de la misma.
El flujo de corriente en una de entrada o salida se considera positivo si fluye hacia adentro y se considera negativa si fluye hacia afuera de la terminal.
Cuando conectamos una salida con una o más entradas, la suma algebraica de las corrientes debe dar cero.
Entradas no conectadas (flotantes)
Cualquier entrada en un circuito TTL que se deja desconectada actúa como un 1 lógico aplicado a esa entrada, debido a que en cualquier caso la unión o diodo base-emisor de la entrada no será polarizado en sentido directo.
Transistores de corriente
Este efecto global se puede resumir como sigue: Siempre que una salida TTL tipo tótem pasa de BAJO a ALTO, se consume una espiga de corriente de la amplitud de la fuente de
alimentación VCC. En un circuito o sistema digital puede haber muchas salidas TTL cambiando de estado al mismo tiempo, cada una consumiendo una espiga angosta de corriente de la fuente de poder.
Rangos de alimentación y temperatura:
Voltaje nominal de 5V.
La serie 74 de 4.75 a 5.25 V
La serie 54 de 4.5 hasta 5.5 V.
La serie 74 temperaturas de 0ºC hasta 70º C
La serie 54 temperaturas de -55ºC a 125º C.
La serie 54 tiene un costo mayor dada su mayor tolerancia.
voltaje de
Niveles de voltaje
Los siguientes son las definiciones de niveles de voltaje que define el fabricante como mínimos y máximos para los niveles altos y bajos de una compuerta
VOH: Voltaje de salida mínimo que una compuerta entrega cuando su salida está en el nivel alto.
VOL: Voltaje de salida máximo que una compuerta entrega cuando su salida está en el nivel bajo.
VIH: Voltaje mínimo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel alto.
VIL: Voltaje máximo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel bajo.
Familias
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:
TTL: serie estándar.
TTL-L (low power): serie de bajo consumo.
TTL-S (schottky): serie rápida (usa diodos Schottky).
TTL-AS (advanced schottky): versión mejorada de la serie anterior.
TTL-LS (low power schottky): combinación de las tecnologías L y S (es la familia más extendida).
TTL-ALS (advanced low power schottky): versión mejorada de la serie LSS.
TTL-F (FAST: fairchild advanced schottky).
TTL-AF (advanced FAST): versión mejorada de la serie F.
TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lógicos compatibles con TTL.
TTL estándar
El circuito funciona con una alimentación única de + 5V, ± 5 % y es compatible con todos los circuitos de otras subfamilias TTL, así como también con la familia lógica DTL. Tiene un retraso típico de 10 ns, temperatura de trabajo de 0ºC a 70ºC, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipación de 10 mW or puerta y una frecuencia máxima para los flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente.
TTL de baja potencia " LPTTL, serie 54174 L)
Tiene un retraso de propagación típico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia máxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mínima disipación.
TTL de alta velocidad (HTTL, Serie SN 54 H174 H)
Los parámetros típicos de esta subfamilia son: retraso en la propagación por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa máxima de flip-flop de 50 MHz.
TTL Schottky" (STTL, Serie SN 54 S/74/S)
El circuito TTI, Schottky ha sido uno de los más recientes desarrollos y constituye el más rápido de las subfamilias TTL, aproximándose su velocidad a la familia lógica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar.
El circuito es similar al TTL de alta velocidad, pero la base de cada transistor está conectada al colector a través de un diodo de Schottky. El diodo actúa como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturación de los transistores.
La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagación típica de 3 ns, un consumo de 19 mW y una frecuencia máxima de flip-flop de 125 MHz.
TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)
El circuito TTL Schottky de baja potencia es el Uiás reciente de la familia TTL y con él se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida.
Tiene una propagación típica de 10 ns (igual que la TTL estándar) y un consumo por puerta de sólo 2 mW, con una frecuencia máxima de flipflop de 35 MHz.
Características Serie 74L y 74H
Proporciona TTL de baja potencia y alta velocidad
La serie 74L es una versión de baja potencia que consume aproximadamente 1mW pero a costa de un retraso de propagación mucho mayor.
La serie 74H versión de alta velocidad que tiene un retraso de propagación reducido, un mayor consumo de potencia.
Serie 74S TTL Schottky
La serie 74S disminuye el retraso de tiempo por almacenamiento, se logra conectando entre la base y el colector del transmisor un diodo de barrera Schottky.
Emplea resistencias de bajo valor
TTL Schottky de bajo consumo de potencia, Series 74LS (LS-TTL)
La serie 74LS es una versión de la serie 74S con un menor consumo de potencia y velocidad.
Utiliza el transistor Schottky
Resistencias más grandes
Requerimiento de potencia del circuito reducida TTL avanzada Schottky, Series 74AS (AS-TTL)
Proporciona una mejora en la velocidad sobre las 74S
Con un requerimiento de consumo de potencia mucho menor.
Incluye bajos requerimientos de corrientes de entrada
TTL avanzada Schottky de bajo consume de potencia, Series 74ALS
Esta serie ofrece mejoras tanto en velocidad como en disipación de potencia
Tiene el menor producto velocidad-potencia de todas las series TTL
Alto costo ha ocasionado que no remplace la 74LS
TTL 74F, FAST
Utiliza una nueva técnica de fabricación de circuito integrado, para reducir las capacitancias inter-dispositivos a fin de lograr demoras reducidas en la propagación.
Versiones de la familia TTL
Debido al balance entre velocidad y potencia, la familia TTL existe en cinco series distintas, la serie más popular es la LS por el balance entre rapidez y consumo.
Estructura y funcionamiento.
La familia TTL estándar es una familia saturan-te, porque la mayor parte de los transistores trabajan en corte y saturación, En la figura 1 se muestra una puerta inversora TTL estándar a +5V, dividida en tres partes:
Etapa de entrada: El transistor Q1 tiene por objeto producir la conmutación rápida de Q2.
Etapa Excitadora: La etapa extendida asocia al transistor Q2, tiene por objeto generar las dos señales complementarias necesarias para excitar el circuito de salida.
Etapa de salida TTL: La etapa de salida contiene los transistores Q3 y Q4 en conexión tipo tótem (tótem – pole). Esta etapa de salida requiere para ser excitada dos corrientes IB3 e IB4 producidas por la etapa excitadora mencionada anteriormente, las cuales tienen las características de estar una activa y la otra en inversa. La R4 tiene como función limitar la corriente de salida en caso de cortocircuito en la salida y en las transiciones. TOTEM - POLE
Tecnología
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:
Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
Separador de fase: es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.
Driver: está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc.
Compuertas lógicas en tecnología TTL Las compuertas lógicas son bloques de construcción básica de los sistemas digitales; operan con números binarios, por lo que se les denomina puertas lógicas binarias. En los circuitos digitales todos los voltajes, a excepción de las fuentes de alimentación, se agrupan en dos posibles categorías: voltajes altos y voltajes bajos.
Todos los sistemas digitales se construyen utilizando básicamente tres compuertas lógicas básicas, estas son las AND, OR y NOT; o la combinación de estas.
NAND TTL
La puerta NAND, compuerta NAND o NOT AND es una puerta lógica que produce una salida falsa solamente si todas sus entradas son verdaderas; por tanto, su salida es complemento a la de la puerta AND, -se comporta de acuerdo a la tabla de verdad mostrada a la derecha.
Cuando todas sus entradas están en 1 (uno) o en ALTA, su salida está en 0 o en BAJA, mientras que cuando una sola de sus entradas o ambas están en 0 o en BAJA, su SALIDA va a estar en 1 o en ALTA.
Símbolos
Hay tres símbolos para las puertas NAND: el MIL/ANSI, el IEC, así como el obsoleto símbolo DIN que a veces se encuentra en los esquemas viejos. Para obtener más información, vea Símbolos de puertas lógicas.
Símbolo ANSI o "Militar"
Símbolo IEC
Símbolo DIN
Tablas de verdad
Inversor TTL
La función lógica de un inversor o de cualquier tipo de puerta es siempre la misma, independientemente del tipo de tecnología de circuitos que se utilice.
NOR TTL
La puerta NOR o compuerta NOR es una puerta lógica digital que implementa la disyunción lógica negada -se comporta de acuerdo a la tabla de verdad mostrada a la derecha. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando una sola de sus entradas o ambas están en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA. NOR es el resultado de la negación de que el operador OR.
Símbolos
Hay tres símbolos para las puertas NOR: el símbolo Americano (ANSI o "militar") y el símbolo IEC ("europeo" o "rectangular"), así como el obsoleto símbolo DIN. Para obtener más información, vea Puerta lógica.
Símbolo ANSI o "Militar"
Tablas de verdad
Otras compuertas TTL
Símbolo IEC
Símbolo DIN
Consideraciones prácticas para trabajar con circuitos TTL
Las señales de entrada nunca deben de ser mayores a la tensión de alimentación ni inferiores al nivel de tierra.
Si alguna entrada debe estar siempre en un nivel alto, conectarla a Vcc (tensión de alimentación)
Si alguna entrada debe estar siempre en un nivel bajo, conectarla a tierra
Si hay entradas no utilizadas, en compuertas NAND, OR, AND, conectarlas a una entrada que si se esté utilizando
Es mejor que las salidas no utilizadas de las compuertas estén a nivel alto pues así consumen menos corriente
Evitar los cables largos dentro de los circuitos
Utilizar por lo menos un capacitor / condensador de desacople (0.01 uF a 0.1 uF) por cada 5 o 10 paquetes de compuertas, uno por cada 2 a 5 contadores y registros y uno por cada flip flop. Estos capacitores de desacople eliminan los picos de voltaje de la fuente de alimentación que aparecen cuando hay un cambio de estado en una salida TTL / LS. (de Alto a bajo y viceversa) Estos capacitores / condensadores deben tener terminales lo más cortos posible y conectarse entre Vcc y tierra, lo más cerca posible al circuito integrado.
Aplicaciones
Además de los circuitos LSI y MSI descritos aquí, las tecnologías LS y S también se han empleado en:
Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.
Memorias RAM.
Memorias PROM.
Programmable array logic, o PAL, consistente en una PROM que interconecta las entradas y cierto número de puertas lógicas.
Tecnología CMOS
Definición
El semiconductor complementario de óxido metálico o complementary metaloxide-semiconductor (CMOS) es una de las familias lógicas empleadas en la fabricación de circuitos integrados.
Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de forma tal que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas, colocado en la placa base.
Características
Los chips CMOS consumen menos potencia que aquellos que usan otro tipo de transistor. Tienen especial atractivo para emplearlo en componentes que funcionen con baterías, como los ordenadores portátiles. Los ordenadores de sobremesa también contienen dispositivos de memoria CMOS de bajo consumo de potencia para almacenar la fecha, hora y configuraciones (BIOS).
Otra de las características importantes de los circuitos CMOS es que son “regenerativos”: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1, siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar.
Existen una cantidad muy grade de compuertas lógicas CMOS, que son una alternativa muy importante ante la otra tecnología: TTL (Lógica Transistor Transistor).
Es la tecnología más usada para la fabricación de circuitos integrados. Usa pares de transistores PMOS y NMOS de los cuales, en un instante dado, solo uno está encendido.
Los dispositivos CMOS consumen poca potencia y pueden fabricarse en gran escala dentro de los circuitos integrados (chips).
Los circuitos CMOS (incluyendo procesadores digitales) se pueden combinar con MEMS (Micro-Electro-Mechanical Systems) en un solo chip.
CMOS es la tecnología usada para fabricación de microprocesadores, memorias y ASICs (Application Specific Integrated Circuits).
Características comunes a todos los dispositivos CMOS
Muy bajo consumo con señal estática.
Amplio rango de tensiones de alimentación.
Alta inmunidad al ruido.
Alta capacidad de carga.
Gran densidad de integración.
Voltaje de alimentación
Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales
Niveles de voltaje
Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta 8 resistencias de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que está conectada.
Los requerimientos de voltaje en la entrada para dos estados lógicos se expresa como un porcentaje del voltaje de alimentación
De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada menor que VIL (máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH (mín.) = 3.5 V como ALTO.
VOL (MAX) 0V VOH (MIN) VDD VIL (MAX) 30% VDD VIH (MIN) 70% VDD
Inmunidad al ruido
Se denomina ruido a “cualquier perturbación involuntaria que puede originar un cambio no deseado en la salida del circuito.” El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión cercanas o por picos de la corriente de alimentación.
Los circuitos lógicos deben tener cierta inmunidad al ruido la cual es definida como “la capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida”. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos de tensión conocido como MARGEN DE RUIDO. De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada menor que VIL (máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH (mín) = 3.5 V como ALTO. Los márgenes de ruido son los mismos en ambos estados y dependen de V DD. En VDD = 5 V, los márgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL
Velocidad de respuesta en dispositivos CMOS
La desventaja más grande que tienen los dispositivos CMOS de la serie CD4000 es su velocidad de respuesta. Esto impide la construcción de circuitos –tales como microprocesadores– que necesiten trabajar a frecuencias de operación elevadas (mayores a los 10 MHz) a fin de realizar operaciones matemáticas y lógicas a alta velocidad, con una reducción sustancial en el tiempo de procesamiento.
Generalmente, los mecanismos que degradan la velocidad de respuesta en dispositivos digitales pueden ser divididos en dos partes:
Los debidos a limitaciones internas y Los que dependen de factores externos.
Por lo tanto, la velocidad de respuesta en CMOS tiene dos componentes:
Tiempos de subida y bajada. Responden al tiempo de carga y descarga de la capacidad de carga conectada a la salida de un dispositivo.
Tiempo de retardo de propagación. Está relacionado con el tiempo que tardan los transistores de salida en pasar del corte a conducción y viceversa.
Velocidad de conmutación
Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado.
Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una carga más rápida de la capacitancia de carga.
Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD =5
V y 25ns para VDD = 10 V. Como podemos ver, mientras V DD sea mayor podemos operar en frecuencias más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un V DD = 5V. Esta velocidad es comparable con la de la serie 74LS.
Disipación de potencia La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir.
Uno de los principales motivos del empleo de la lógica CMOS es su “muy bajo consumo de potencia”. Cuando un circuito lógico CMOS se encuentra en estático (sin cambiar) o en reposo, su disipación de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutación.
PD aumenta con la frecuencia
En la siguiente gráfica, Figura 6, podemos observar como la disipación de potencia en función de la frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la compuerta CMOS depende de la frecuencia.
La disipación de potencia de un CI CMOS será muy baja mientras esté en una condición dc. Desafortunadamente, PD siempre crecerá en proporción a la frecuencia en la cual los circuitos cambian de estado.
Susceptibilidad a la carga estáticas
Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI.
Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de diodos zéner de protección.
Diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar daño. Si bien los zéner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daños. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.
Factor de carga
El factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
Entradas CMOS
Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad estática y al ruido
Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o V DD) o bien a otra entrada. Esta regla se aplica aún a las entradas de otras compuertas lógicas que no se utilizan en el mismo encapsulado.
Características de Salida
Las entradas de las compuertas CMOS nunca deben dejarse flotantes. La estructura de entrada de un elemento TTL contiene una resistencia que proporciona un camino a Vss.
La estructura de los dispositivos CMOS no contiene la resistencia y tiene una impedancia de entrada extremadamente alta. Por la anterior, un ruido pequeño hace que la entrada sea baja ó alta. En el caso de un ruido entre el nivel lógico 0 y 1, los dos transistores de entrada pueden estar en conducción y puede circular una corriente excesiva. En ocasiones la corriente afecta la fuente de tensión y crea una oscilación de alta frecuencia en la salida del dispositivo. Según especificación del fabricante es necesario conectar la entrada de estos dispositivos a Vss, tierra u otra fuente.
Establecen la diferencia de salida entre las familias TTL y CMOS.
Características de las series CMOS Series 4000/14000
La serie 4000A es la línea más usada de CI CMOS. Algunas características más importantes de esta familia lógica son:
La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.
Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y VDD para 1 lógico. VDD puede estar entre 3 V a 15 V
Todas las entradas CMOS deben estar conectadas a algún nivel de voltaje.
Serie 74C
Es compatible terminal por terminal y función por función, con los dispositivos TTL que tienen el mismo número
Esto hace posible remplazar algunos circuitos TTL por un diseño equivalente CMOS. Por ejemplo, 74C74 puede remplazar al CI TTL 7474
Serie 74HC (CMOS de alta velocidad)
Esta es una versión mejor de la serie 74C.
La principal mejora radica en un aumento de diez veces en la velocidad de conmutación.
Otra mejora es una mayor capacidad de corriente en las salidas.
También de alta velocidad, y también es compatible en lo que respecta a los voltajes con los dispositivos TTL.
Serie 74HCT Esta serie también es una serie CMOS de alta velocidad, y está diseñada para ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de salidas TTL
74AC/ACT CMOS Avanzado
Esta serie, la más nueva de los CMOS
Funcionalmente equivalente con las diversas series de TTL pero no es compatible con terminales con el TTL.
La razón es que las ubicaciones de las terminales en los microcircuitos 74AC o 74ACT se han seleccionado para mejorar la inmunidad al ruido, con lo cual las entradas a dispositivos son menos sensibles a los cambios de señal que las que ocurren en las terminales de otros CI
Tipos de CMOS CMOS analógicos Los transistores MOS también se emplean en circuitos analógicos, debido a dos características importantes, a saber.
Alta impedancia de entrada
La puerta de un transistor MOS viene a ser un pequeño condensador, por lo que no existe corriente de polarización. Un transistor, para que pueda funcionar, necesita tensión de polarización. Baja resistencia de canal
Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega a ser muy reducida.
Estas características posibilitan la fabricación de amplificadores operacionales "Rail-toRail", en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas.
CMOS y bipolar
Se emplean circuitos mixtos bipolares y CMOS tanto en circuitos analógicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta impedancia de entrada y márgenes de tensión CMOS.
En cuanto a las familias digitales, la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensión.
La relevancia de estos inconvenientes es muy baja en el diseño micro electrónico actual.
Ventajas e inconvenientes Ventajas
La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de circuitos integrados digitales:
El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario. Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o degradación de señal debido a la impedancia del metal de interconexión.
Los circuitos CMOS son sencillos de diseñar.
La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de integración muy altas a un precio mucho menor que otras tecnologías.
Inconvenientes Algunos de los inconvenientes son los siguientes:
Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lógicas.
Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados.
El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con espaciar os de sustrato y pozos de difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o alimentación.
Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a ser comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).
Problemas
Hay tres problemas principales relacionados con la tecnología CMOS, aunque no son exclusivos de ella.
Sensibilidad a las cargas estáticas
Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite quitar la alimentación de un sólo dispositivo.
Latch-up
Artículo principal: Latch-up
Consiste en la existencia de un tiristor parásito en la estructura CMOS que se dispara cuando la salida supera la alimentación. Esto se produce con relativa facilidad cuando existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se anuncian como inmunes al
latch-up.
Resistencia a la radiación
El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI).
Transistores en tecnología CMOS
Para un sustrato tipo p
Para evitar la aparición de diodos en directa:
El sustrato p debe estar conectado a la tensión más negativa El pozo n debe estar conectado a la tensión más positiva
Las difusiones p+/n+ de los sustratos disminuyen la resistencia de o
Los transistores son simétricos
Principio de Funcionamiento
En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS, y otro basado exclusivamente en transistores nMOS. El circuito pMOS es empleado para propagar el valor binario 1, y el circuito nMOS para propagar el valor binario 0. Véase la figura. Representa una puerta lógica NOT o inversor. También llamada Logitech.
Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción
Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación (1), el valor 1 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción. Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 o 1, siempre y cuando aún esté dentro de los márgenes de ruido.
Proceso de fabricación
Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores e interconexiones
La oblea de silicio
El material base para el proceso de fabricación viene en forma de una oblea monocristalina ligeramente dopada. Estas obleas tienen un diámetro entre 10 y 30 cm. y un espeso de, como mucho, un mm. Se obtienen cortando un lingote monocristalino en rodajas muy finas.
El proceso de fabricación CMOS requiere que se construyan transistores tanto de canal n (NMOS) como de canal p (PMOS) sobre un mismo material de silicio
Pasos para la Fabricación de un dispositivo CMOS
Oxidación
Litografía
Apertura de ventanas en el óxido
Eliminación de la fotorresistencia
Difusión / Implantación iónica de impurezas donadoras (P, As...)
Oxido de puerta (fino, zona activa)
Oxido de campo (grueso, pasivación)
Eliminación del óxido
El polisilicio y el fotoresist sirven de máscara para la implantación
Se fabrican las fuentes/drenadores de los transistores de canal N y los os al sustrato (pozo) de los transistores de canal P
Deposición de metal, etching del metal.
La capa de metal 1 puede hacer o con el silicio (fuentes, drenadores, sustratos) y con el polisilicio (puertas)
Los os se hacen mediante ventanas cuadradas de tamaño fijo que se conectan en paralelo Corte de la oblea
Encapsulado Soldadura del chip al soporte del encapsulado
Soldadura de los hilos de conexión entre los PADs del chip y los pines del encapsulado
Cierre del encapsulado
Proceso fotolitográfico
Mediante este proceso se crean las diferentes estructuras que componen el IC
De forma simplificada consiste en:
Se cubre la oblea con un material orgánico sensible a la luz
Se exponen a la luz aquellas zonas deseadas mediante una máscara
Las zonas expuestas se eliminan fácilmente mediante un ácido
Las estructuras restantes sirven para delimitar áreas donde queremos eliminar óxido, metalizar, crear difusiones, etc...
Lógica CMOS
La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función.
La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.
Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos símbolos más comunes son los que se muestran en la siguiente Figura.
Compuertas lógicas CMOS
Inversores CMOS.
Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS
Compuerta NAND CMOS
La compuerta NAND es aquella en la que la única manera de hacer que la salida vaya a un nivel lógico bajo es cuando todas sus entradas están en el nivel lógico alto.
Tabla de verdad
Compuerta NOR CMOS
Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un NMOSFET en paralelo al inversor básico
Tabla de verdad
Compuertas AND y OR
Las compuertas AND y OR CMOS se pueden formar combinando compuertas NAND y NOR con inversores
Compuerta OR Tabla de verdad de compuerta AND
Precauciones para el uso de dispositivos CMOS El problema de descargas electroestáticas (comúnmente denominado ESD) fue muy serio en los primeros dispositivos CMOS. Por esto, los fabricantes tuvieron que tomar medidas a fin de que no se dañaran los circuitos integrados.
Sabemos que una persona se puede convertir en un acumulador cargado de un alto potencial electroestático al caminar, por ejemplo, sobre una alfombra en un día de muy
baja humedad ambiente, pudiendo generarse tensiones tan altas como 12.000 V. Lo mismo sucede con varios tipos de materiales, en especial con los plásticos: rozar los terminales de un chip CMOS puede generar tensiones de, por ejemplo, hasta 500 V. Mientras la tensión mínima de daño en un chip CMOS es de 250mV, en uno de tecnología TTL dicho valor asciende a 1.000 V.
Hoy, los chips suelen venir protegidos con diodos internos que limitan las posibles corrientes que se puedan generar al aplicar una carga estática de gran valor de tensión.
Aquí se puede notar cómo la entrada de este dispositivo –por ejemplo, puede ser un inversor tiene los diodos denominados D1, D2 y D3, y la resistencia R1 –generalmente, de 200Ω para limitar la tensión y la corriente eléctrica que pudieran generarse en caso de que se le aplique accidentalmente una alta tensión de entrada (por ejemplo, varios cientos de volt a través de una descarga ESD).
El diodo cercano a la entrada (D3) es una primera barrera, mientras que los otros diodos protegen directamente a la compuerta, limitando la tensión a no más de 0,6 V por encima de la VDD o 0,6 V por debajo de la de tierra VSS. Los diodos D4 y D5 son intrínsecos del chip, provienen del proceso de fabricación; el resto se debe agregar al diseño del circuito.
Los diodos restantes a la derecha son para proteger la salida ante una aplicación accidental de ESD en el pin correspondiente. Por último, D6 protege contra una tensión inversa en la fuente.
Si bien las tensiones de alimentación de un circuito integrado digital CMOS de la serie 4000 pueden variar desde los 3 V hasta los 18 V, los manuales recomiendan no superarlos 15 V. Esto es para asegurarse que no vaya a producirse la destrucción del chip.
Si se está trabajando a una tensión de alimentación elevada (por ejemplo, 18 V) existe la posibilidad de que en ambientes ruidosos eléctricamente, se sume a ella una señal de tensión extra (el caso de ruidos eléctricos inducidos por acoplamiento inductivo) que puede generar el efecto denominado tiristor o latch-up –encendido–. Este mecanismo ocasiona que, por ejemplo, la entrada afectada haga un cortocircuito con la tierra (terminal VSS), dañándola en forma permanente
Las dos formas de evitar este tipo de problemas son:
Trabajar con tensiones de alimentación que no superen los 15 V. Asegurarse que las entradas nunca excedan al valor de la tensión de alimentación.
Una manera práctica de evitar incrementos de tensión en la fuente de alimentación es la de proteger externamente a los chips con el siguiente circuito basado en un diodo zener:
VDD es la tensión que se debe conectar a los circuitos integrados. VCC es la tensión que, generalmente, proviene de un regulador de tensión (por ejemplo, el integrado LM7805T).
Reglas para el uso de CMOS
Los dispositivos CMOS suelen embalarse dentro de sobres, vainas de material antiestático o insertando sus terminales en espuma conductora.
Para retirarlos, tengamos la precaución de no tocar los pines con los dedos.
Cuando los retiramos, deben colocarse sobre una superficie metálica con los terminales haciendo o sobre ella. Nunca ubicamos un circuito integrado sobre material de poliestireno o plástico.
Todas las herramientas e instrumental de prueba están conectados a una tierra común.
Es recomendable que el operador tenga una pulsera antiestática conectada en su muñeca y haciendo o a una tierra eléctrica a través de una resistencia de alto valor, a fin de protegerse ante un posible shock eléctrico en caso de que la tierra no esté perfectamente aislada de la tensión de
Alimentación domiciliaria (debido a fugas, conexión errónea, etc.).
No insertamos dispositivos CMOS en un circuito impreso que tenga conectada la tensión de alimentación.
En caso de querer retirar un chip CMOS de un impreso, nos aseguramos que la tensión de alimentación sea nula.
Consideremos que algunas fuentes de alimentación tienen capacitores de filtrado de muy alto valor, por lo que después de retirar la tensión de alimentación pueden tardar varios segundos en descargarse.
Todas las entradas de dispositivos CMOS (salvo especificación contraria por el fabricante) deben conectarse a algún nivel de tensión adecuado VDD o VSS. Dejar terminales flotantes puede hacer que adquieran carga electrostática o que tomen por ruido inducido valores de tensión que hagan que el circuito funcione indebidamente.
Los circuitos impresos con componentes CMOS que debamos guardar van a tener las entradas y salidas conectadas con resistencias de alto valor a algún terminal de alimentación (VDD p VSS).
Aplicaciones
Microprocesadores
Memorias
Procesadores digitales de señales
Otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo.
Compatibilidad entre familias lógicas TTL y CMOS Si queremos conectar las distintas familias lógicas entre sí, tenemos que tener en cuenta su compatibilidad tanto de corriente como de tensión.
Compatibilidad de corriente Para conectar la salida de un circuito con la entrada de otro, el circuito de la salida debe suministrar suficiente corriente en su salida, tanta como necesite la entrada del otro circuito, por tanto, se tiene que cumplir que:
10 H máx. ---- 1IH máx. Nivel alto. 10 L min ---- 1 IL min nivel bajo.
Compatibilidad de tensión
Si queremos conectar la salida de un circuito con la entrada de otro circuito, se tiene que verificar que:
10 H máx. --- 1 IH máx. Nivel alto. 10 L min ---- 1 IL min nivel bajo.
Dado que la primera condición se cumple casi siempre, lo que tenemos es que verificamos que se cumple la última (de nivel alto).
Manejo de CMOS por TTL
Existe un problema cuando comparan los voltajes de salida TTL con el voltaje de entrada de CMOS , se observa que el voltaje de salida mínimo de cualquier serie TTL es demasiado bajo cuando se compara con el voltaje de entrada mínimo de la serie 4000 de la familia CMOS , la solución más común a este problema interfaz es donde salida del TTL se conecta a 5 V con un resistor activo en alto , esto ocasionara que la salida del TTL se eleve a 5V en el estado alto , con lo cual dará una entrada CMOS adecuada.
Manejo de TTL por CMOS
Manejo en el estado alto y bajo del TTL por CMOS. En la salida CMOS pueden proporcionar suficiente voltaje para satisfacer el requerimiento de entrada TTL en el estado alto y bajo, como el voltaje de entrada es relativamente suficiente no es necesario hacer ninguna consideración especial.
Diferencias entre las familias CMOS y TTL
Las diferencias más importantes entre ambas familias son:
En la fabricación de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnología CMOS
Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS están superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, así como VLSI.
Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.
Los CMOS son más lentos en cuanto a velocidad de operación que los TTL.
Los CMOS tienen una mayor inmunidad al ruido que los TTL.
Los CMOS presentan un mayor intervalo de voltaje y un factor de carga más elevado que los TTL
En resumen podemos decir que:
TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo.
Related Documents 171j1w
Circuitos Integrados Ttl 4s3d2m
November 2019 75
Circuitos Integrados 3s4e3k
April 2020 32
Circuitos Integrados 3s4e3k
September 2020 0
Circuitos Integrados 3s4e3k
December 2022 0
Circuitos Integrados 3s4e3k
October 2019 62
Circuitos Integrados 160-190 5d303c
August 2020 0More Documents from "Max Ramirez" 1t2l4q
Animals-as-leaders-physical-education-drum-transcript-by-troy-wright.pdf 6ee4y
January 2022 0
Costos I Original 3z4w6o
June 2020 4
Circuitos Integrados Ttl 4s3d2m
November 2019 75
Plan De Tesis Corregido-5 3n4m36
April 2020 35
Manual Arena 4p1q4c
November 2019 46