Huong Dan Nios 2- 4d6541
This document was ed by and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this report form. Report r6l17
Overview 4q3b3c
& View Huong Dan Nios 2- as PDF for free.
More details 26j3b
- Words: 5,580
- Pages: 30
Application Report
Xây dựng một hệ thống dựa trên Nios II trên Kit FPGA Leopard I December 2012 , HFAR01 Rev 1.0
Hoang Nguyen
I. Giới thiệu: Tài liệu này hướng dẫn cho chúng ta phát triển một hệ thống dựa trên vi xử lý Nios II của Altera. Bằng cách sử dụng phần mềm Quartus II và bộ thiết kế Nios II nhúng EDS, chúng ta có thể thiết kế một hệ thống Nios II phần cứng và giao tiếp với các ngoại vi khác trên board Leopard. Trong phần này, chúng ta chỉ xem xét các bước cơ bản cho phép xây dựng một hệ thống đơn giản với đầy đủ U, bộ nhớ và các ngoại vi, các thiết kế phức tạp khác có thể được xem xét chi tiết trong các tài liệu khác. Trong tài liệu này ta sẽ thiết kế một hệ thống Nios II trên kit FPGA Leopard I. Kit FPGA Leopard I do phòng thí nghiệm H-laboratory phát triển dựa trên dòng chip Cyclone III của hãng Altera .Để đặt mua kit Leopard I hoặc xem thêm các sản phẩm khác, vui lòng vào website www.titans.com.vn Để biết thêm chi tiết , chức năng và hướng dẫn sử dụng kit FPGA Leopard I, vui lòng tham khảo tại đây: http://titans.com.vn/index.php?page=shop.product_details&product_id=70&option=co m_virtuemart Trong bài viết này, chúng ta sẽ sử dụng ví dụ thiết kế một hệ thống Nios II nhỏ cho ứng dụng điều khiển. Ví dụ này cho phép U Nios điều khiển Led, nút nhấn và giao tiếp với máy tính qua cổng JTAG UART.
II. Nios II 32-bit U và Kit FPGA Leopard I : 1. Nios II 32-bit soft U: Nios II là một kiến trúc vi xử lý 32-bit được thiết kế chuyên cho các dòng chip FPGA của Altera … Nios II tích hợp nhiều tính năng tiên tiến và thích hợp cho nhiều ứng dụng từ DSP cho tới điều khiển. Kiến trúc của Nios II là kiến trúc RISC soft-core, Nghĩa là Nios II được tạo thành hoàn toàn bằng các phần tử logic (logic element) và các memory block của Altera FPGA. Kiến trúc soft-core của vi xử lý Nios cho phép người thiết kế hệ thống có thể tùy biến lõi
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
U Nios II theo mục đích thiết kế. Ngoài ra, người thiết kế có thể mở rộng khả năng của U bằng cách thêm các tính năng như quản lý bộ nhớ MMU hoặc các lệnh tùy biến (custom instruction) …
Hình 1: Nios II 32-bit U
Theo nghiên cứu của Gartner Research , Altera's Nios® II là vi xử lý soft-core phổ biến nhất trong ngành công nghiệp FPGA. Nios II bao gồm đầy đủ các tính năng của các lõi vi xử lý hiện đại như :
Quản lý bộ nhớ MMU Đơn vị bảo vệ bộ nhớ (Memory protection unit – MPU ) Hệ thống vector ngắt với các bộ điều khiển ngắt độc lập lên tới 32 trên một bộ điều khiển Hệ thống instruction và data caches riêng biệt (có thể cấu hình từ 512 bytes tới 64 KB) Khả năng định địa chỉ lên tới 2 GB. Có thể them tightly-coupled memory cho instructions và data để tăng hiệu suất Kiến trúc 6 tầng pipeline đạt hiệu suất MIPS cao (*Dhrystones 2.1 benchmark) trên MHz Bộ nhân và dịch phần cứng thực thi trong 1 chu kỳ. Có thể tùy chọn bộ chia hardware Có khả năng tiên đoán các lệnh rẽ nhánh động Có thể thêm tới 256 lệnh tùy biến và không giới hạn các bộ tăng tốc hardware Module JTAG debug có thể tùy biến Các tính năng JTAG debug nâng cao, như hardware breakpoints, data triggers, và realtime trace có thể tùy chọn.
1
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
U Nios II có ba cấu hình chính : Nios II /e core , Nios II /s core , Nios II /f core phân theo hiệu suất và chi phí , và có thể lựa chọn phù hợp cho từng ứng dụng riêng.
Application Power and cost sensitive
Real time
Nios II Processor Core Vendor Nios II economy core
Description
Altera With as low as 600 logic elements, the Nios II economy processor core is ideal for microcontroller applications. The Nios II economy processor core, software tools, and device drivers are offered free of charge.
Nios II Altera Absolutely deterministic, jitter free real-time standard and performance with unique hardware real-time fast core features
Applications processing Nios II fast core
Vector Interrupt Controller Tightly Coupled Memory Custom instructions (ability to use FPGA hardware to accelerate a function) ed by industry-leading RealTime Operating Systems (RTOS) Nios II processor is the ideal real-time processor to use with DSP Builderbased hardware accelerators to provide deterministic, high performance realtime results
Altera With a simple configuration option, the Nios II fast processor core can use a memory management unit (MMU) to run embedded Linux. Both open source and commercially ed versions of Linux for Nios II processors are available.
2
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
2. Kit FPGA Leopard I của Titans Technology: Kit FPGA Leopard I do Titans Technology (www.titans.com.vn ) sản xuất theo thiết kế của phòng thí nghiệm H-laboratory (www.hlab.com.vn) . Kit Leopard thiết kế dựa trên FPGA Altera Cyclone III với kiến trúc multi-core bao gồm chip FPGA giao tiếp với chip MCU ARM Cortex M3 của ST Microelectronics. Board được thiết kế để nhắm tới các thiết kế về điều khiển cần các bộ tăng tốc hardware, hoặc các đổi tượng mới tìm hiểu về FPGA có thể thiết kế giao tiếp với các ngoại vi cơ bản như led, nút nhấn, lcd charactor, sd card, uart … Ngoài ra, board cũng phù hợp với những ai phát triển các lõi IP cần giao tiếp với MCU để test như thiết kế core I2C, UART, SPI, hay các giao tiếp tốc độ cao khác.
Hình 2: Kit FPGA Leopard I của Titans technology
FPGA Leopard I Development Kit
3
Cyclone III EP3C16Q240 ARM Cortex M3 STM32F103RCT 8x Buttons, 8x general purpose leds USB 2.0 Interface LCD 16x2 charactor. 4x Led 7-Segments 2x RS232 with DB9 Connector MMC/SD Card socket 32KB SRAM 4Mbits EEPROM AS and JTAG configuration .
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
3 Oscilators : 50Mhz, 27Mhz, external SMA 40-Pins Expansion Connector.
Cyclone III EP3C16Q240 o 15.400 LEs. o 56 M9K Memory Blocks. o 516.096 On-chip Memory bits. o 56 18x18 Multipliers. o 4xPLL. o Maximum 160 IOs.
STM32F103RCT o ARM 32-bit Cortex™-M3 U o 72 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) o 512 Kbytes of Flash memory o 64 Kbytes of SRAM o 3 × 12-bit, 1 μs A/D converters (up to 21 channels) o 2 × 12-bit D/A converters o DMA: 12-channel DMA controller o Debug Serial wire debug (SWD) & JTAG interfaces o Up to 11 timers 2 o Up to 2 × I C interfaces (SMBus/PMBus) o Up to 5 USARTs (ISO 7816 interface, LIN, IrDA capability, modem control) 2 o Up to 3 SPIs (18 Mbit/s), 2 with I S interface multiplexed o USB 2.0 full speed interface o CRC calculation unit, 96-bit unique ID
Để biết thêm chi tiết , chức năng và hướng dẫn sử dụng kit FPGA Leopard I, vui lòng tham khảo tại đây: http://titans.com.vn/index.php?page=shop.product_details&product_id=70&option=com_virtuemart.
4
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
III. Design Example : 1. Hệ thống Nios II đơn giản: Trong tài liệu này, chúng ta sẽ thực hiện một hệ thống Nios II nhỏ cho ứng dụng điều khiển, Nios II sẽ thực hiện đếm và xuất ra led, Nios II cũng có thể giao tiếp với nút nhấn và giao tiếp mày tính thông qua JTAG UART. Ví dụ về hệ thống Nios II bao gồm những thành phần sau :
Vi xử lý Nios II /s core (standard) Memory on chip Timer JTAG UART 8-bit parallel I/O (PIO) để điều khiển LEDs System identification component
Hình 3 mô tả hệ thống và mối quan hệ giữa máy tính, board ,FPGA và hệ thống Nios II.
5 Hình 3: Hệ thống Nios II đơn giản
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Yêu cầu về phần cứng và phần mềm: Trong bài này, chúng ta cần các thành phần sau. o Kiến thức về Altera Quartus và tạo project trên phần mềm Quartus II (xem tài liệu HFAR02 để biết cách tạo project) o Altera Quartus II software version 9.0 hoặc cao hơn. o Nios II EDS version 9.0 hoặc cao hơn o Kit FPGA Leopard I (xem tại đây ) o Cáp USB Blaster (xem tại đây ) o Kết nối Kit Leopard với PC như hình 4
Hình 4: Hệ thống Nios II trên kit Leopard I
2. Tạo Altera Quartus Project sử dụng block diagram: Trước tiên, ta phải tạo project trên Quartus trước, tham khảo tài liệu HFAR02 để biết cách tạo một project trên Quartus Altera . Sau đó, ta tạo một file mới block diagram cho toàn bộ hệ thống. Đặt tên file là nios2_9_0.bdf
6
Hình 5: Tạo file .bdf cho hệ thống Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Sau đó ta thêm các chân input/output cho hệ thống bằng symbol tool :
Hình 6: Tạo chân in/out cho hệ thống
Tạo các chân :CLK (input),VCC (power) , BUTTON[7..0] (input), LED[7..0] (output)
Hình 7: Giao diện thiết kế của file Nios2_9_0.bdf
Tiếp theo, ta sẽ phải tạo hệ thống Nios II sử dụng SoPC Builder:
3. Tạo hệ thống Nios II sử dụng Altera SoPC Builder: Click vào biểu tượng SOPC Builder để tạo hệ thống Nios II.
7
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 8: SOPC Builder
Hình 9: Giao diện SOPC Builder
Trước tiên ta tạo bộ nhớ memory onchip trước. 8
Trong hệ thống nào thì U cũng cần phải có bộ nhớ cho dữ liệu và lệnh. Trong thiết kế ví dụ này, ta sử 20 KB on-chip memory cho cả data và instructions. Để thêm memory vào hệ thống, thực hiện các bước sau: o Trên tab Component Library (bên tay trái của tab System Contents), trong Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
o o o o
Memories and Memory Controllers, mở On-Chip, và click vào On-Chip Memory (RAM or ROM). Click Add. Bảng cấu hình thông số xuất hiện như hình 10. Trong danh sách Block type, chọn Auto. Trong hộp thoại Total memory size, đánh vào 20480 để có 20 KB. Đừng thay đổi các thông số mặc định nào hết .
9 Hình 10: Giao diện cấu hình tham số on-chip memory
o Click Finish, quay trở lại SoPC Builder Tool. Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click chuột phải vào on-chip memory mới tạo, đổi tên thành onchip_mem .
Tiếp theo ta tạo U Nios II Trong phần này, ta sẽ them U Nios II/s core và cấu hình cho nó sử dụng bộ nhớ cache lệnh 2 KB on-chip. Thực hiện các bước sau để thêm Nios II/s core vào hệ thống: o o o o o o o o o o
Trong tab Component Library, mở Processors, và click vào Nios II Processor. Click Add. Xuất hiện hộp thoại cấu hình thông số cho Nios II như hình 11. Dưới phần Select a Nios II core, chọn Nios II/s. Trong danh sách Hardware multiplication type, chọn Embedded Multipliers. Tắt mục Hardware divide. Trong phần Reset Vector chọn onchip_mem Trong phần Exception Vector chọn onchip_mem Trong tab Caches and Memory Intefaces chọn Instruction Cache 2 Kbytes Các mục khác để mặc định Click Finish. Quay trở lại tab SOPC System Contents, và một con U Nios II đã xuất hiện trong bảng system contents.
10 Hình 11: Giao diện cấu hình tham số U Nios II /s Core
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Trong phần connection, đảm bảo kết nối giữa Nios II instruction_master , data_master , jtag_debug_module kết nối tới port s1 của onchip_mem . o Click chuột phải vào U mới tạo, đổi tên thành u .
Thêm JTAG UART Module JTAG UART cho phép ta giao tiếp dữ liệu giữa vi xử lý Nios II processor với máy tính thông qua cáp USB-Blaster. Thực hiện các bước sau để thêm module JTAG UART: o Trong tab Component Library, Mở phần Interface Protocols, chọn Serial, và click chọn JTAG UART. o Click Add. Bảng câu hình thông số cho JTAG UART xuất hiện như hình 12. o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 12: Giao diện cấu hình tham số JTAG UART 11
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần JTAG UART đã xuất hiện trong bảng system contents o Click chuột phải vào module JTAG UART, đổi tên thành jtag_uart.
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Đảm bảo có kết nối giữa Nios II data_master port với Avalon_jtag_slave của JTAG UART
Thêm bộ Interval Timer. Hầu hết các hệ thống điều khiển đều sử dụng thành phần timer để tính toán thời gian chính xác. Để có nhịp clock hệ thống theo chu kỳ, Nios II HAL cần một timer. Thực hiện các bước sau để them timer vào hệ thống : o Trong tab Component Library, mở Peripherals, chọn Microcontroller Peripherals, và click chọn Interval Timer. o Click Add. Bảng cấu hình thông số cho Interval Timer xuất hiện như hình 13 o Trong danh sách Presets, chọn Full-featured. o Đừng thay đổi bất cứ thông số mặc định nào.
12 Hình 13: Giao diện cấu hình tham số Interval Timer Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click Finish. Quay trở lại SOPC System Contents tab , thành phần Interval Timer đã xuất hiện trong bảng system contents o Click chuột phải vào module Interval Timer, đổi tên thành sys_clk_timer. o Đảm bảo có kết nối giữa Nios II data_master port với port s1 của sys_clk_timer
Thêm System ID Peripheral Module system ID peripheral cho phép đảm bảo hệ thống được biên dịch tại những thời điểm khác nhau sẽ có số ID khác nhau để đảm bảo phần mềm sẽ được xuống đúng hệ thống mong muốn. Thực hiện các bước sau để them system ID Peripheral vào hệ thống : o Trong tab Component Library, mở Peripherals, chọn Debug and Performance, và click chọn System ID Peripheral. o Click Add. Bảng cấu hình thông số cho System ID Peripheral sẽ xuất hiện như hình 14. o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 14: Giao diện cấu hình tham số System ID Peripheral
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần System ID Peripheral đã xuất hiện trong bảng system contents o Click chuột phải vào module System ID Peripheral, đổi tên thành sysid. o Đảm bảo có kết nối giữa Nios II data_master port với port control_slave của sysid
Thêm PIO
13
Thành phần PIO là cách dễ nhất để Nios II có thể nhận tín hiệu từ bên ngoài, hoặc điều khiển một tín hiệu output. Các ứng dụng điều khiển phức tạp có thể cần hàng trăm tín hiệu PIO, trong ví dụ này, ta chỉ cần 8 tín hiệu PIO để điều khiển 8 đèn led trên board. Thực hiện các bước sau để them thành phần PIO. o Trong tab Component Library, mở Peripherals, chọn Microcontroller Peripherals, và click chọn PIO (Parallel I/O). Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click Add. Bảng cấu hình thông số cho PIO (Parallel I/O) xuất hiện như hình 15 o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 15: Giao diện cấu hình tham số PIO
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần PIO đã xuất hiện trong bảng system contents o Click chuột phải vào module PIO, đổi tên thành led_pio. o Đảm bảo có kết nối giữa Nios II data_master port với port s1 của led_pio
Gán không gian địa chỉ và địa chỉ ngắt
14
Tại thời điểm này, chúng ta đã có tất cả các thành phần cần thiết để tạo thành một hệ thống hoàn chỉnh. Bây giờ, ta phải chỉ định cách mà các thành phần giao tiếp với nhau. Ta sẽ phải gán địa chỉ base address cho mỗi thành phần slave trong không gian của nios master , và gán mức ưu tiên ngắt (IRQ) cho JTAG UART và interval timer. Chỉ số ngắt càng nhỏ thì mức ưu tiên càng lớn. Thực hiện các bước sau để gán không gian địa chỉ và độ ưu tiên của ngắt. o Trong tab system , chọn Auto-Assign base addresses Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Trong tab system contents , ô IRQ bên tay phải, nhập IRQ cho interval timer là 1, còn jtag_uart là 16. Vì timer cần độ ưu tiên cao hơn để duy trì hoạt động của toàn hệ thống.
Hình 16 mô tả hệ thống Nios II hoàn chỉnh trong ví dụ này
Hình 16: Hệ thống Nios II hoàn chỉnh
Tạo hệ thống (System Generation) Chúng ta đã sẵn sang tạo hệ thống SOPC. Thực hiện các bước sau : o Click vào tab System Generation. o Chọn None cho Create simulation model. o Click Generate. Click Save và chờ hệ thống hoàn tất như hình 17. Nếu hệ thống yêu cầu đặt tên thì đánh nios2_sys
15
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 17: Giao diện hoàn tất
o Click Exit. Quay trở lại giao diện thiết kế của quartus
4. Tích hợp hệ thống SoPC Builder vào project Quartus II: Trong phần này, chúng ta sẽ phải thực hiện các bước sau để hoàn thành thiết kế hardware. o Tích hợp SoPC system vào project quartus II o Chọn chip FPGA và gán chân o Compile project o Và test trên kit Leopard I Tích hợp SoPC system vào project Để tích hợp hệ thống SOPC vào hệ thống quartus .bdf, thực hiện các bước sau: o Chọn hộp thoại Symbol trên thanh công cụ. o Dưới mục Libraries, mở Project. o Chọn nios2_sys. Hộp thoại Symbol sẽ hiển thị symbol nios2_sys như hình 18.
16
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 18: Symbol nios2_sys
o Click OK. Quay trở lạ .bdf schematic. Symbol nios2_sys sẽ nằm trong không gian thiết kế của quartus. o Nối các chân đã tạo từ trước với các chân của Nios_sys. Đưa chuột tới gần chân để nối dây từ chân đó. o Lưu lại file .bdf hoàn chỉnh, click Save trên menu File. Figure 19 cho ta thấy hệ thống .bdf schematic hoàn chỉnh với các chân điều khiển led.
Hình 19: Hệ thống hoàn chỉnh
Trong cửa sổ quản lý project, ta thấy các file như hình 20 :
17
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 20: Project Navigator
Chọn chip FPGA và gán chân Trong phần này, chúng ta sẽ phải chọn thiết bị FPGA phù hợp với board Leopard và gán chân cho phú hợp với board Leopard. Để gán thiết bị FPGA, thực hiện các bước sau : o Trên menu Assignments, click Device. Hộp thoại Device xuất hiện. o Trong danh sách Family list, chọn dòng Cyclone III. o Torng mục Target device, chọn Specific device selected in 'Available devices' list. o Trong mục Available devices, chọn EP3C16Q240C8. o Chọn OK. Figure 21 mô tả hộp thoại Device .
18
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 21: Hộp thoại Device Setting
Để gán chân FPGA, Thực hiện các bước sau: o Trong menu Processing, Vào Start, và click chọn Start Analysis & Elaboration để chuẩn bị cho việc gán chân. Quá trình này có thể mất vài phút và kết thúc khi có hộp thoại xác nhận xuất hiện. o Click OK. o Trên menu Assignments, click Pin Planner. Bảng Quartus II Pin Planner xuất hiện. o Trong cột Node Name, gán chân theo hình 22.
19
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 22: Hộp thoại Pin Planner
Click OK. Trên menu Assignments, click Device. Bảng hội thoại Device xuất hiện. Click Device and Pin Options, Bảng hội thoại Device and Pin Options xuất hiện. Click vào trang Unused Pins . Trong danh sách Reserve all unused pins , chọn As input tri-stated with weak pull-up . Với lựa chọn này, tất cả các chân không dùng trên thiết bị FPGA sẽ có trạng thái tổng trở cao. Chú ý, luôn luôn dùng option này để tránh làm hư các chân IO và linh kiện trên board do các chân không dùng có mức điện áp xung đột o Click OK để đóng các hộp thoại.
o o o o o
Biên dịch hệ thống và kiểm tra timing Chúng ta phải biên dịch hệ thống để tạo ra file .sof mà có thể xuống board. Sau khi biên dịch xong, chúng ta phải kiểm tra timing của thiết kế có làm việc dưới điều khiện của phần cứng hay không. Để đảm bảo thiết kế đạt yêu cầu về timing, thực hiện các bước sau : 20
o o o o
Trên menu File, click New. Trong danh sách file, Chọn Synopsys Design Constraints File (*.sdc). Đặt tên là hw_leopard.sdc và click OK. Mở file trong chương trình Editor Thêm dòng lệnh create_clock : create_clock -name sopc_clk -period 20 [get_ports CLK].
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o o o o o
Click Save Trong menu Assignments , chọn Settings . Trong mục Timing Analyzer Setting ,chọn TimeQuest Timing Analyzer Browse file hw_leopard.sdc và nhấn add để thêm vào danh sách. Bật mục Enable multicorner timing analysis during compilation như hình 23
Hình 23: TimeQuest Timing Analyzer
o Click OK và bắt đầu biên dịch. o Sau khi biên dịch xong sẽ hiện ra bảng thông báo như hình 24
21
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 24: Compilation Report
o Mở mục TimeQuest Timing Analyzer trong compilation Report o Click Multicorner Timing Analysis Summary o Kiểm tra giá trị Worst-case Slack phải dương đối với Setup, Hold , Recovery và Removal. Chú ý ,chỉ kiểm tra cho clock sopc_clk mà thôi. Nếu có bất cứ giá trị nào âm thì hệ thống sẽ không thể hoạt động trên phần cứng được. Trong trường hợp này, giảm tần số dao động xuống để đạt được timing theo yêu cầu.
Chúng ta đã hoàn tất thiết kế và sẵn sang nạp chương trình cuống board Leopard để thử nghiệm. và test trên kit Leopard I Trong phần này, chúng ta sẽ file .sof xuống board Leopard. Thực hiện các bước sau: o Kết nối board Leopard với máy tính host bằng cáp USB-Blaster, Sau đó cắm nguồn vào board. o Trên menu Tools của phần mềm Quartus II, click Programmer. Công cụ Quartus II Programmer xuất hiện với file cấu hình mặc định (nios2_9_0.sof) như Hình 25.
22
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 25: Quartus II Programming
o Nếu chưa có cáp USB-Blaster xuất hiện, kiểm tra cáp và click vào Hardware Setup để kiểm tra cáp . Nếu vẫn không có, kiểm tra driver đã cài hay chưa o Click Close o Trong hàng nios2_9_0 , check vào Program/Configure. o Click Start . Khi thanh Progess đạt 100% nghĩa là hệ thống Nios II đã được cầu hình và hoạt động trên FPGA Leopard. Tuy nhiên, nó vẫn chưa có chương trình gì để thực thi cả.
5. Phát triển software sử dụng Nios II IDE Eclipse : Trong phần này,chúng ta sẽ làm quen với chương trình Nios II SBT for Eclipse và biên dịch một chương trình C đơn giản. Phần này chỉ nêu ra các bước cơ bản nhất để phát triển software dựa trên phần cứng hệ thống đã tạo ở phần trước. Trong phần này, chúng ta sẽ thực hiện các bước sau : o Tạo một Nios II C/C++ application and BSP projects mới o Biên dịch project.
Để thực hiện phần này, chúng ta phải có file .ptf đã được tạo ra ở phần trước. Tạo một project Nios II Application and BSP mới từ Template có sẵn Trong phần này, chúng ta sẽ tạo một project Nios II C/C++ application and BSP mới . Thực hiện theo các bước sau : o Khởi động chương trình Nios II 9.0 IDE. o Nếu hộp thoại Workspace Launcher xuất hiện, click OK để chọn vị trí workspace mặc định. o Trên menu File, chọn New, Click vào Nios II C/C++ Application. Cửa sổ wizard cho Nios II C/C++ Application xuất hiện như hình 26. 23
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 26: Nios II New C/C++ Application project
o Dưới mục Select Target Hardware , tại SOPC Builder System PTF Files , o o o o o
browse tới thư mục hiện tại, chọn file nios2_sys.ptf và click Open . Trong ô Name , đánh vào chữ count_binary. Trong mục Select Project Template , chọn Count Binary. Click Next . Check vào mục Create a New system library named : count_binary_syslib Click Finish
Bây giờ Nios II IDE đã tạo và hiển thị project mới trong cửa sổ Project Explorer , thường nằm bên tay trái như hình 27
24
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 26: Giao diện Nios II IDE
Biên dịch project Trong phần này, chúng ta sẽ biên dịch project để tạo ra một file thực thi. Vì trong ví dụ này ta chỉ có một hệ thống nios nhỏ, do đó ta sẽ phải điều chỉnh một số setting để giảm thiểu kích thước thư viện, bởi vì hệ thống Nios II hardware chỉ có 20 KB bộ nhớ mà thôi. Thực hiện theo các bước sau : o Trong cửa sổ Project Explorer, click phải vào count_binary_syslib và click Properties. Cửa sổ Properties for count_binary_syslib xuất hiện. o Click vào System Library. Điều chỉnh các mục sau : Check vào mục Reduced device drivers. Tắt mục C++. Check vào mục Small C library. Tắt mục ModelSim only, no hardware . o Click OK . o Trong cửa sổ Project Explorer , click Build Project o Sauk hi build hoàn tất, một thông tin sẽ xuất hiện trên cửa sổ Console. Chạy ứng dụng Nios II trên Kit Leopard I
Trong phần này, chúng ta sẽ chương trình xuống kit hardware và thực thi nó. Để file thực thi, thực hiện các bước sau : 25
o Click phải vào project count_binary , chọn Run As , click vào Nios II Hardware. Nios II IDE sẽ code thực thi vào board Leopard và chương trình bắt đầu chạy. Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Nếu hộp thoại Run Configuration xuất hiện, thì chúng ta phải kiểm tra lại tên Project Name , File ELF ,và File .sof đã được nạp xuống Kit Leopard chưa, sau đó Click Run. o Khi board Leopard chạy, Màn hình Console của Nios II trên máy PC sẽ hiển thị các ký tự đếm như hình 27, và led trên board leopard sẽ đếm theo số nhị phân sau mỗi giây. o Click vào iocn Terminate (hình vuông màu đỏ) để dừng U Nios II lại nếu muốn U đứng lại.
Hình 27: Output từ hardware lên màn hình Console của Nios II IDE
Chúng ta có thể sửa lại file chương trình count_binary.c trong giao diện phát triển Nios II IDE và lặp lại các bước trên để thay đổi chương trình theo yêu cầu thiết kế của mổi người. Như vậy là chúng ta đã hoàn tất các bước phát triển một hệ thống Nios II trên Kit Leopard I, và chúng ta có thể phát triển các ứng dụng phức tạp hơn, giao tiếp với các ngoại vi bên ngoài phức tạp hơn trong các tài liệu hướng dẫn sau.
26
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
IV. Hình ảnh Demo trên Kit Leopard I: Ví dụ thiết kế được thực thi trên Kit Leopard ,và Nios II đang điều khiển các led đếm theo mã nhị phân, đồng thời xuất giá trị đêm lên PC thông qua cáp USB-Blaster
27 Hình 28: Led trên Kit Leopard đang đếm theo số nhị phân
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Table of Contents Application Report .................................................................................................... 0 Xây dựng một hệ thống dựa trên Nios II trên Kit FPGA Leopard I .......................................... 0 I.
Giới thiệu: .................................................................................................................................................... 0
II.
Nios II 32-bit U và Kit FPGA Leopard I :............................................................................................ 0 1.
Nios II 32-bit soft U:............................................................................................................................ 0
2.
Kit FPGA Leopard I của Titans Technology: ........................................................................................... 3
III.
Design Example : .................................................................................................................................... 5
1.
Hệ thống Nios II đơn giản:...................................................................................................................... 5
2.
Tạo Altera Quartus Project sử dụng block diagram: ............................................................................ 6
3.
Tạo hệ thống Nios II sử dụng Altera SoPC Builder:............................................................................... 7
4.
Tích hợp hệ thống SoPC Builder vào project Quartus II: ....................................................................16
5.
Phát triển software sử dụng Nios II IDE Eclipse : ................................................................................23
IV.
Hình ảnh Demo trên Kit Leopard I: ......................................................................................................27
Reference .......................................................................................................................................................29 Document Revision History..............................................................................................................................29
28
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Reference
tt_nios2_hardware_tutorial Wikipedia.com Websites from Internet http://www.altera.com
Document Revision History
HFAR01 Rev 1.0 ( 12/2012 ) Phiên bản đầu tiên
Copyright © 2009 Titans Technology. Tài liệu này thuộc bản quyền của Titans Technology (www.titans.com.vn), chúng tôi hy vọng các bạn khi sử dụng với bất kì mục đích nào bằng bất cứ hình thức nào bao gồm sao chép, in, copy, trích dẫn… cần phải ghi rõ xuất xứ nguồn gốc từ trang web của chúng tôi
29
Hãy truy xuất trang web của chúng tôi thường xuyên để có những cập nhật mới nhất về các thiết bị mới nhất tại website www.titans.com.vn. Nếu có bất cứ ý kiến đóng góp cũng như cần hỗ trợ, tư vấn thêm thông tin về sản phẩm, vui lòng gởi mail đến địa chỉ email: [email protected] Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng một hệ thống dựa trên Nios II trên Kit FPGA Leopard I December 2012 , HFAR01 Rev 1.0
Hoang Nguyen
I. Giới thiệu: Tài liệu này hướng dẫn cho chúng ta phát triển một hệ thống dựa trên vi xử lý Nios II của Altera. Bằng cách sử dụng phần mềm Quartus II và bộ thiết kế Nios II nhúng EDS, chúng ta có thể thiết kế một hệ thống Nios II phần cứng và giao tiếp với các ngoại vi khác trên board Leopard. Trong phần này, chúng ta chỉ xem xét các bước cơ bản cho phép xây dựng một hệ thống đơn giản với đầy đủ U, bộ nhớ và các ngoại vi, các thiết kế phức tạp khác có thể được xem xét chi tiết trong các tài liệu khác. Trong tài liệu này ta sẽ thiết kế một hệ thống Nios II trên kit FPGA Leopard I. Kit FPGA Leopard I do phòng thí nghiệm H-laboratory phát triển dựa trên dòng chip Cyclone III của hãng Altera .Để đặt mua kit Leopard I hoặc xem thêm các sản phẩm khác, vui lòng vào website www.titans.com.vn Để biết thêm chi tiết , chức năng và hướng dẫn sử dụng kit FPGA Leopard I, vui lòng tham khảo tại đây: http://titans.com.vn/index.php?page=shop.product_details&product_id=70&option=co m_virtuemart Trong bài viết này, chúng ta sẽ sử dụng ví dụ thiết kế một hệ thống Nios II nhỏ cho ứng dụng điều khiển. Ví dụ này cho phép U Nios điều khiển Led, nút nhấn và giao tiếp với máy tính qua cổng JTAG UART.
II. Nios II 32-bit U và Kit FPGA Leopard I : 1. Nios II 32-bit soft U: Nios II là một kiến trúc vi xử lý 32-bit được thiết kế chuyên cho các dòng chip FPGA của Altera … Nios II tích hợp nhiều tính năng tiên tiến và thích hợp cho nhiều ứng dụng từ DSP cho tới điều khiển. Kiến trúc của Nios II là kiến trúc RISC soft-core, Nghĩa là Nios II được tạo thành hoàn toàn bằng các phần tử logic (logic element) và các memory block của Altera FPGA. Kiến trúc soft-core của vi xử lý Nios cho phép người thiết kế hệ thống có thể tùy biến lõi
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
U Nios II theo mục đích thiết kế. Ngoài ra, người thiết kế có thể mở rộng khả năng của U bằng cách thêm các tính năng như quản lý bộ nhớ MMU hoặc các lệnh tùy biến (custom instruction) …
Hình 1: Nios II 32-bit U
Theo nghiên cứu của Gartner Research , Altera's Nios® II là vi xử lý soft-core phổ biến nhất trong ngành công nghiệp FPGA. Nios II bao gồm đầy đủ các tính năng của các lõi vi xử lý hiện đại như :
Quản lý bộ nhớ MMU Đơn vị bảo vệ bộ nhớ (Memory protection unit – MPU ) Hệ thống vector ngắt với các bộ điều khiển ngắt độc lập lên tới 32 trên một bộ điều khiển Hệ thống instruction và data caches riêng biệt (có thể cấu hình từ 512 bytes tới 64 KB) Khả năng định địa chỉ lên tới 2 GB. Có thể them tightly-coupled memory cho instructions và data để tăng hiệu suất Kiến trúc 6 tầng pipeline đạt hiệu suất MIPS cao (*Dhrystones 2.1 benchmark) trên MHz Bộ nhân và dịch phần cứng thực thi trong 1 chu kỳ. Có thể tùy chọn bộ chia hardware Có khả năng tiên đoán các lệnh rẽ nhánh động Có thể thêm tới 256 lệnh tùy biến và không giới hạn các bộ tăng tốc hardware Module JTAG debug có thể tùy biến Các tính năng JTAG debug nâng cao, như hardware breakpoints, data triggers, và realtime trace có thể tùy chọn.
1
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
U Nios II có ba cấu hình chính : Nios II /e core , Nios II /s core , Nios II /f core phân theo hiệu suất và chi phí , và có thể lựa chọn phù hợp cho từng ứng dụng riêng.
Application Power and cost sensitive
Real time
Nios II Processor Core Vendor Nios II economy core
Description
Altera With as low as 600 logic elements, the Nios II economy processor core is ideal for microcontroller applications. The Nios II economy processor core, software tools, and device drivers are offered free of charge.
Nios II Altera Absolutely deterministic, jitter free real-time standard and performance with unique hardware real-time fast core features
Applications processing Nios II fast core
Vector Interrupt Controller Tightly Coupled Memory Custom instructions (ability to use FPGA hardware to accelerate a function) ed by industry-leading RealTime Operating Systems (RTOS) Nios II processor is the ideal real-time processor to use with DSP Builderbased hardware accelerators to provide deterministic, high performance realtime results
Altera With a simple configuration option, the Nios II fast processor core can use a memory management unit (MMU) to run embedded Linux. Both open source and commercially ed versions of Linux for Nios II processors are available.
2
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
2. Kit FPGA Leopard I của Titans Technology: Kit FPGA Leopard I do Titans Technology (www.titans.com.vn ) sản xuất theo thiết kế của phòng thí nghiệm H-laboratory (www.hlab.com.vn) . Kit Leopard thiết kế dựa trên FPGA Altera Cyclone III với kiến trúc multi-core bao gồm chip FPGA giao tiếp với chip MCU ARM Cortex M3 của ST Microelectronics. Board được thiết kế để nhắm tới các thiết kế về điều khiển cần các bộ tăng tốc hardware, hoặc các đổi tượng mới tìm hiểu về FPGA có thể thiết kế giao tiếp với các ngoại vi cơ bản như led, nút nhấn, lcd charactor, sd card, uart … Ngoài ra, board cũng phù hợp với những ai phát triển các lõi IP cần giao tiếp với MCU để test như thiết kế core I2C, UART, SPI, hay các giao tiếp tốc độ cao khác.
Hình 2: Kit FPGA Leopard I của Titans technology
FPGA Leopard I Development Kit
3
Cyclone III EP3C16Q240 ARM Cortex M3 STM32F103RCT 8x Buttons, 8x general purpose leds USB 2.0 Interface LCD 16x2 charactor. 4x Led 7-Segments 2x RS232 with DB9 Connector MMC/SD Card socket 32KB SRAM 4Mbits EEPROM AS and JTAG configuration .
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
3 Oscilators : 50Mhz, 27Mhz, external SMA 40-Pins Expansion Connector.
Cyclone III EP3C16Q240 o 15.400 LEs. o 56 M9K Memory Blocks. o 516.096 On-chip Memory bits. o 56 18x18 Multipliers. o 4xPLL. o Maximum 160 IOs.
STM32F103RCT o ARM 32-bit Cortex™-M3 U o 72 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) o 512 Kbytes of Flash memory o 64 Kbytes of SRAM o 3 × 12-bit, 1 μs A/D converters (up to 21 channels) o 2 × 12-bit D/A converters o DMA: 12-channel DMA controller o Debug Serial wire debug (SWD) & JTAG interfaces o Up to 11 timers 2 o Up to 2 × I C interfaces (SMBus/PMBus) o Up to 5 USARTs (ISO 7816 interface, LIN, IrDA capability, modem control) 2 o Up to 3 SPIs (18 Mbit/s), 2 with I S interface multiplexed o USB 2.0 full speed interface o CRC calculation unit, 96-bit unique ID
Để biết thêm chi tiết , chức năng và hướng dẫn sử dụng kit FPGA Leopard I, vui lòng tham khảo tại đây: http://titans.com.vn/index.php?page=shop.product_details&product_id=70&option=com_virtuemart.
4
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
III. Design Example : 1. Hệ thống Nios II đơn giản: Trong tài liệu này, chúng ta sẽ thực hiện một hệ thống Nios II nhỏ cho ứng dụng điều khiển, Nios II sẽ thực hiện đếm và xuất ra led, Nios II cũng có thể giao tiếp với nút nhấn và giao tiếp mày tính thông qua JTAG UART. Ví dụ về hệ thống Nios II bao gồm những thành phần sau :
Vi xử lý Nios II /s core (standard) Memory on chip Timer JTAG UART 8-bit parallel I/O (PIO) để điều khiển LEDs System identification component
Hình 3 mô tả hệ thống và mối quan hệ giữa máy tính, board ,FPGA và hệ thống Nios II.
5 Hình 3: Hệ thống Nios II đơn giản
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Yêu cầu về phần cứng và phần mềm: Trong bài này, chúng ta cần các thành phần sau. o Kiến thức về Altera Quartus và tạo project trên phần mềm Quartus II (xem tài liệu HFAR02 để biết cách tạo project) o Altera Quartus II software version 9.0 hoặc cao hơn. o Nios II EDS version 9.0 hoặc cao hơn o Kit FPGA Leopard I (xem tại đây ) o Cáp USB Blaster (xem tại đây ) o Kết nối Kit Leopard với PC như hình 4
Hình 4: Hệ thống Nios II trên kit Leopard I
2. Tạo Altera Quartus Project sử dụng block diagram: Trước tiên, ta phải tạo project trên Quartus trước, tham khảo tài liệu HFAR02 để biết cách tạo một project trên Quartus Altera . Sau đó, ta tạo một file mới block diagram cho toàn bộ hệ thống. Đặt tên file là nios2_9_0.bdf
6
Hình 5: Tạo file .bdf cho hệ thống Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Sau đó ta thêm các chân input/output cho hệ thống bằng symbol tool :
Hình 6: Tạo chân in/out cho hệ thống
Tạo các chân :CLK (input),VCC (power) , BUTTON[7..0] (input), LED[7..0] (output)
Hình 7: Giao diện thiết kế của file Nios2_9_0.bdf
Tiếp theo, ta sẽ phải tạo hệ thống Nios II sử dụng SoPC Builder:
3. Tạo hệ thống Nios II sử dụng Altera SoPC Builder: Click vào biểu tượng SOPC Builder để tạo hệ thống Nios II.
7
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 8: SOPC Builder
Hình 9: Giao diện SOPC Builder
Trước tiên ta tạo bộ nhớ memory onchip trước. 8
Trong hệ thống nào thì U cũng cần phải có bộ nhớ cho dữ liệu và lệnh. Trong thiết kế ví dụ này, ta sử 20 KB on-chip memory cho cả data và instructions. Để thêm memory vào hệ thống, thực hiện các bước sau: o Trên tab Component Library (bên tay trái của tab System Contents), trong Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
o o o o
Memories and Memory Controllers, mở On-Chip, và click vào On-Chip Memory (RAM or ROM). Click Add. Bảng cấu hình thông số xuất hiện như hình 10. Trong danh sách Block type, chọn Auto. Trong hộp thoại Total memory size, đánh vào 20480 để có 20 KB. Đừng thay đổi các thông số mặc định nào hết .
9 Hình 10: Giao diện cấu hình tham số on-chip memory
o Click Finish, quay trở lại SoPC Builder Tool. Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click chuột phải vào on-chip memory mới tạo, đổi tên thành onchip_mem .
Tiếp theo ta tạo U Nios II Trong phần này, ta sẽ them U Nios II/s core và cấu hình cho nó sử dụng bộ nhớ cache lệnh 2 KB on-chip. Thực hiện các bước sau để thêm Nios II/s core vào hệ thống: o o o o o o o o o o
Trong tab Component Library, mở Processors, và click vào Nios II Processor. Click Add. Xuất hiện hộp thoại cấu hình thông số cho Nios II như hình 11. Dưới phần Select a Nios II core, chọn Nios II/s. Trong danh sách Hardware multiplication type, chọn Embedded Multipliers. Tắt mục Hardware divide. Trong phần Reset Vector chọn onchip_mem Trong phần Exception Vector chọn onchip_mem Trong tab Caches and Memory Intefaces chọn Instruction Cache 2 Kbytes Các mục khác để mặc định Click Finish. Quay trở lại tab SOPC System Contents, và một con U Nios II đã xuất hiện trong bảng system contents.
10 Hình 11: Giao diện cấu hình tham số U Nios II /s Core
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Trong phần connection, đảm bảo kết nối giữa Nios II instruction_master , data_master , jtag_debug_module kết nối tới port s1 của onchip_mem . o Click chuột phải vào U mới tạo, đổi tên thành u .
Thêm JTAG UART Module JTAG UART cho phép ta giao tiếp dữ liệu giữa vi xử lý Nios II processor với máy tính thông qua cáp USB-Blaster. Thực hiện các bước sau để thêm module JTAG UART: o Trong tab Component Library, Mở phần Interface Protocols, chọn Serial, và click chọn JTAG UART. o Click Add. Bảng câu hình thông số cho JTAG UART xuất hiện như hình 12. o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 12: Giao diện cấu hình tham số JTAG UART 11
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần JTAG UART đã xuất hiện trong bảng system contents o Click chuột phải vào module JTAG UART, đổi tên thành jtag_uart.
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Đảm bảo có kết nối giữa Nios II data_master port với Avalon_jtag_slave của JTAG UART
Thêm bộ Interval Timer. Hầu hết các hệ thống điều khiển đều sử dụng thành phần timer để tính toán thời gian chính xác. Để có nhịp clock hệ thống theo chu kỳ, Nios II HAL cần một timer. Thực hiện các bước sau để them timer vào hệ thống : o Trong tab Component Library, mở Peripherals, chọn Microcontroller Peripherals, và click chọn Interval Timer. o Click Add. Bảng cấu hình thông số cho Interval Timer xuất hiện như hình 13 o Trong danh sách Presets, chọn Full-featured. o Đừng thay đổi bất cứ thông số mặc định nào.
12 Hình 13: Giao diện cấu hình tham số Interval Timer Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click Finish. Quay trở lại SOPC System Contents tab , thành phần Interval Timer đã xuất hiện trong bảng system contents o Click chuột phải vào module Interval Timer, đổi tên thành sys_clk_timer. o Đảm bảo có kết nối giữa Nios II data_master port với port s1 của sys_clk_timer
Thêm System ID Peripheral Module system ID peripheral cho phép đảm bảo hệ thống được biên dịch tại những thời điểm khác nhau sẽ có số ID khác nhau để đảm bảo phần mềm sẽ được xuống đúng hệ thống mong muốn. Thực hiện các bước sau để them system ID Peripheral vào hệ thống : o Trong tab Component Library, mở Peripherals, chọn Debug and Performance, và click chọn System ID Peripheral. o Click Add. Bảng cấu hình thông số cho System ID Peripheral sẽ xuất hiện như hình 14. o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 14: Giao diện cấu hình tham số System ID Peripheral
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần System ID Peripheral đã xuất hiện trong bảng system contents o Click chuột phải vào module System ID Peripheral, đổi tên thành sysid. o Đảm bảo có kết nối giữa Nios II data_master port với port control_slave của sysid
Thêm PIO
13
Thành phần PIO là cách dễ nhất để Nios II có thể nhận tín hiệu từ bên ngoài, hoặc điều khiển một tín hiệu output. Các ứng dụng điều khiển phức tạp có thể cần hàng trăm tín hiệu PIO, trong ví dụ này, ta chỉ cần 8 tín hiệu PIO để điều khiển 8 đèn led trên board. Thực hiện các bước sau để them thành phần PIO. o Trong tab Component Library, mở Peripherals, chọn Microcontroller Peripherals, và click chọn PIO (Parallel I/O). Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Click Add. Bảng cấu hình thông số cho PIO (Parallel I/O) xuất hiện như hình 15 o Đừng thay đổi bất cứ thông số mặc định nào.
Hình 15: Giao diện cấu hình tham số PIO
o Click Finish. Quay trở lại SOPC System Contents tab , thành phần PIO đã xuất hiện trong bảng system contents o Click chuột phải vào module PIO, đổi tên thành led_pio. o Đảm bảo có kết nối giữa Nios II data_master port với port s1 của led_pio
Gán không gian địa chỉ và địa chỉ ngắt
14
Tại thời điểm này, chúng ta đã có tất cả các thành phần cần thiết để tạo thành một hệ thống hoàn chỉnh. Bây giờ, ta phải chỉ định cách mà các thành phần giao tiếp với nhau. Ta sẽ phải gán địa chỉ base address cho mỗi thành phần slave trong không gian của nios master , và gán mức ưu tiên ngắt (IRQ) cho JTAG UART và interval timer. Chỉ số ngắt càng nhỏ thì mức ưu tiên càng lớn. Thực hiện các bước sau để gán không gian địa chỉ và độ ưu tiên của ngắt. o Trong tab system , chọn Auto-Assign base addresses Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Trong tab system contents , ô IRQ bên tay phải, nhập IRQ cho interval timer là 1, còn jtag_uart là 16. Vì timer cần độ ưu tiên cao hơn để duy trì hoạt động của toàn hệ thống.
Hình 16 mô tả hệ thống Nios II hoàn chỉnh trong ví dụ này
Hình 16: Hệ thống Nios II hoàn chỉnh
Tạo hệ thống (System Generation) Chúng ta đã sẵn sang tạo hệ thống SOPC. Thực hiện các bước sau : o Click vào tab System Generation. o Chọn None cho Create simulation model. o Click Generate. Click Save và chờ hệ thống hoàn tất như hình 17. Nếu hệ thống yêu cầu đặt tên thì đánh nios2_sys
15
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 17: Giao diện hoàn tất
o Click Exit. Quay trở lại giao diện thiết kế của quartus
4. Tích hợp hệ thống SoPC Builder vào project Quartus II: Trong phần này, chúng ta sẽ phải thực hiện các bước sau để hoàn thành thiết kế hardware. o Tích hợp SoPC system vào project quartus II o Chọn chip FPGA và gán chân o Compile project o Và test trên kit Leopard I Tích hợp SoPC system vào project Để tích hợp hệ thống SOPC vào hệ thống quartus .bdf, thực hiện các bước sau: o Chọn hộp thoại Symbol trên thanh công cụ. o Dưới mục Libraries, mở Project. o Chọn nios2_sys. Hộp thoại Symbol sẽ hiển thị symbol nios2_sys như hình 18.
16
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 18: Symbol nios2_sys
o Click OK. Quay trở lạ .bdf schematic. Symbol nios2_sys sẽ nằm trong không gian thiết kế của quartus. o Nối các chân đã tạo từ trước với các chân của Nios_sys. Đưa chuột tới gần chân để nối dây từ chân đó. o Lưu lại file .bdf hoàn chỉnh, click Save trên menu File. Figure 19 cho ta thấy hệ thống .bdf schematic hoàn chỉnh với các chân điều khiển led.
Hình 19: Hệ thống hoàn chỉnh
Trong cửa sổ quản lý project, ta thấy các file như hình 20 :
17
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 20: Project Navigator
Chọn chip FPGA và gán chân Trong phần này, chúng ta sẽ phải chọn thiết bị FPGA phù hợp với board Leopard và gán chân cho phú hợp với board Leopard. Để gán thiết bị FPGA, thực hiện các bước sau : o Trên menu Assignments, click Device. Hộp thoại Device xuất hiện. o Trong danh sách Family list, chọn dòng Cyclone III. o Torng mục Target device, chọn Specific device selected in 'Available devices' list. o Trong mục Available devices, chọn EP3C16Q240C8. o Chọn OK. Figure 21 mô tả hộp thoại Device .
18
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 21: Hộp thoại Device Setting
Để gán chân FPGA, Thực hiện các bước sau: o Trong menu Processing, Vào Start, và click chọn Start Analysis & Elaboration để chuẩn bị cho việc gán chân. Quá trình này có thể mất vài phút và kết thúc khi có hộp thoại xác nhận xuất hiện. o Click OK. o Trên menu Assignments, click Pin Planner. Bảng Quartus II Pin Planner xuất hiện. o Trong cột Node Name, gán chân theo hình 22.
19
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 22: Hộp thoại Pin Planner
Click OK. Trên menu Assignments, click Device. Bảng hội thoại Device xuất hiện. Click Device and Pin Options, Bảng hội thoại Device and Pin Options xuất hiện. Click vào trang Unused Pins . Trong danh sách Reserve all unused pins , chọn As input tri-stated with weak pull-up . Với lựa chọn này, tất cả các chân không dùng trên thiết bị FPGA sẽ có trạng thái tổng trở cao. Chú ý, luôn luôn dùng option này để tránh làm hư các chân IO và linh kiện trên board do các chân không dùng có mức điện áp xung đột o Click OK để đóng các hộp thoại.
o o o o o
Biên dịch hệ thống và kiểm tra timing Chúng ta phải biên dịch hệ thống để tạo ra file .sof mà có thể xuống board. Sau khi biên dịch xong, chúng ta phải kiểm tra timing của thiết kế có làm việc dưới điều khiện của phần cứng hay không. Để đảm bảo thiết kế đạt yêu cầu về timing, thực hiện các bước sau : 20
o o o o
Trên menu File, click New. Trong danh sách file, Chọn Synopsys Design Constraints File (*.sdc). Đặt tên là hw_leopard.sdc và click OK. Mở file trong chương trình Editor Thêm dòng lệnh create_clock : create_clock -name sopc_clk -period 20 [get_ports CLK].
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o o o o o
Click Save Trong menu Assignments , chọn Settings . Trong mục Timing Analyzer Setting ,chọn TimeQuest Timing Analyzer Browse file hw_leopard.sdc và nhấn add để thêm vào danh sách. Bật mục Enable multicorner timing analysis during compilation như hình 23
Hình 23: TimeQuest Timing Analyzer
o Click OK và bắt đầu biên dịch. o Sau khi biên dịch xong sẽ hiện ra bảng thông báo như hình 24
21
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 24: Compilation Report
o Mở mục TimeQuest Timing Analyzer trong compilation Report o Click Multicorner Timing Analysis Summary o Kiểm tra giá trị Worst-case Slack phải dương đối với Setup, Hold , Recovery và Removal. Chú ý ,chỉ kiểm tra cho clock sopc_clk mà thôi. Nếu có bất cứ giá trị nào âm thì hệ thống sẽ không thể hoạt động trên phần cứng được. Trong trường hợp này, giảm tần số dao động xuống để đạt được timing theo yêu cầu.
Chúng ta đã hoàn tất thiết kế và sẵn sang nạp chương trình cuống board Leopard để thử nghiệm. và test trên kit Leopard I Trong phần này, chúng ta sẽ file .sof xuống board Leopard. Thực hiện các bước sau: o Kết nối board Leopard với máy tính host bằng cáp USB-Blaster, Sau đó cắm nguồn vào board. o Trên menu Tools của phần mềm Quartus II, click Programmer. Công cụ Quartus II Programmer xuất hiện với file cấu hình mặc định (nios2_9_0.sof) như Hình 25.
22
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 25: Quartus II Programming
o Nếu chưa có cáp USB-Blaster xuất hiện, kiểm tra cáp và click vào Hardware Setup để kiểm tra cáp . Nếu vẫn không có, kiểm tra driver đã cài hay chưa o Click Close o Trong hàng nios2_9_0 , check vào Program/Configure. o Click Start . Khi thanh Progess đạt 100% nghĩa là hệ thống Nios II đã được cầu hình và hoạt động trên FPGA Leopard. Tuy nhiên, nó vẫn chưa có chương trình gì để thực thi cả.
5. Phát triển software sử dụng Nios II IDE Eclipse : Trong phần này,chúng ta sẽ làm quen với chương trình Nios II SBT for Eclipse và biên dịch một chương trình C đơn giản. Phần này chỉ nêu ra các bước cơ bản nhất để phát triển software dựa trên phần cứng hệ thống đã tạo ở phần trước. Trong phần này, chúng ta sẽ thực hiện các bước sau : o Tạo một Nios II C/C++ application and BSP projects mới o Biên dịch project.
Để thực hiện phần này, chúng ta phải có file .ptf đã được tạo ra ở phần trước. Tạo một project Nios II Application and BSP mới từ Template có sẵn Trong phần này, chúng ta sẽ tạo một project Nios II C/C++ application and BSP mới . Thực hiện theo các bước sau : o Khởi động chương trình Nios II 9.0 IDE. o Nếu hộp thoại Workspace Launcher xuất hiện, click OK để chọn vị trí workspace mặc định. o Trên menu File, chọn New, Click vào Nios II C/C++ Application. Cửa sổ wizard cho Nios II C/C++ Application xuất hiện như hình 26. 23
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 26: Nios II New C/C++ Application project
o Dưới mục Select Target Hardware , tại SOPC Builder System PTF Files , o o o o o
browse tới thư mục hiện tại, chọn file nios2_sys.ptf và click Open . Trong ô Name , đánh vào chữ count_binary. Trong mục Select Project Template , chọn Count Binary. Click Next . Check vào mục Create a New system library named : count_binary_syslib Click Finish
Bây giờ Nios II IDE đã tạo và hiển thị project mới trong cửa sổ Project Explorer , thường nằm bên tay trái như hình 27
24
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Hình 26: Giao diện Nios II IDE
Biên dịch project Trong phần này, chúng ta sẽ biên dịch project để tạo ra một file thực thi. Vì trong ví dụ này ta chỉ có một hệ thống nios nhỏ, do đó ta sẽ phải điều chỉnh một số setting để giảm thiểu kích thước thư viện, bởi vì hệ thống Nios II hardware chỉ có 20 KB bộ nhớ mà thôi. Thực hiện theo các bước sau : o Trong cửa sổ Project Explorer, click phải vào count_binary_syslib và click Properties. Cửa sổ Properties for count_binary_syslib xuất hiện. o Click vào System Library. Điều chỉnh các mục sau : Check vào mục Reduced device drivers. Tắt mục C++. Check vào mục Small C library. Tắt mục ModelSim only, no hardware . o Click OK . o Trong cửa sổ Project Explorer , click Build Project o Sauk hi build hoàn tất, một thông tin sẽ xuất hiện trên cửa sổ Console. Chạy ứng dụng Nios II trên Kit Leopard I
Trong phần này, chúng ta sẽ chương trình xuống kit hardware và thực thi nó. Để file thực thi, thực hiện các bước sau : 25
o Click phải vào project count_binary , chọn Run As , click vào Nios II Hardware. Nios II IDE sẽ code thực thi vào board Leopard và chương trình bắt đầu chạy. Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I o Nếu hộp thoại Run Configuration xuất hiện, thì chúng ta phải kiểm tra lại tên Project Name , File ELF ,và File .sof đã được nạp xuống Kit Leopard chưa, sau đó Click Run. o Khi board Leopard chạy, Màn hình Console của Nios II trên máy PC sẽ hiển thị các ký tự đếm như hình 27, và led trên board leopard sẽ đếm theo số nhị phân sau mỗi giây. o Click vào iocn Terminate (hình vuông màu đỏ) để dừng U Nios II lại nếu muốn U đứng lại.
Hình 27: Output từ hardware lên màn hình Console của Nios II IDE
Chúng ta có thể sửa lại file chương trình count_binary.c trong giao diện phát triển Nios II IDE và lặp lại các bước trên để thay đổi chương trình theo yêu cầu thiết kế của mổi người. Như vậy là chúng ta đã hoàn tất các bước phát triển một hệ thống Nios II trên Kit Leopard I, và chúng ta có thể phát triển các ứng dụng phức tạp hơn, giao tiếp với các ngoại vi bên ngoài phức tạp hơn trong các tài liệu hướng dẫn sau.
26
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
IV. Hình ảnh Demo trên Kit Leopard I: Ví dụ thiết kế được thực thi trên Kit Leopard ,và Nios II đang điều khiển các led đếm theo mã nhị phân, đồng thời xuất giá trị đêm lên PC thông qua cáp USB-Blaster
27 Hình 28: Led trên Kit Leopard đang đếm theo số nhị phân
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Table of Contents Application Report .................................................................................................... 0 Xây dựng một hệ thống dựa trên Nios II trên Kit FPGA Leopard I .......................................... 0 I.
Giới thiệu: .................................................................................................................................................... 0
II.
Nios II 32-bit U và Kit FPGA Leopard I :............................................................................................ 0 1.
Nios II 32-bit soft U:............................................................................................................................ 0
2.
Kit FPGA Leopard I của Titans Technology: ........................................................................................... 3
III.
Design Example : .................................................................................................................................... 5
1.
Hệ thống Nios II đơn giản:...................................................................................................................... 5
2.
Tạo Altera Quartus Project sử dụng block diagram: ............................................................................ 6
3.
Tạo hệ thống Nios II sử dụng Altera SoPC Builder:............................................................................... 7
4.
Tích hợp hệ thống SoPC Builder vào project Quartus II: ....................................................................16
5.
Phát triển software sử dụng Nios II IDE Eclipse : ................................................................................23
IV.
Hình ảnh Demo trên Kit Leopard I: ......................................................................................................27
Reference .......................................................................................................................................................29 Document Revision History..............................................................................................................................29
28
Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Xây dựng hệ thống Nios II trên kit FPGA Leopard I
Reference
tt_nios2_hardware_tutorial Wikipedia.com Websites from Internet http://www.altera.com
Document Revision History
HFAR01 Rev 1.0 ( 12/2012 ) Phiên bản đầu tiên
Copyright © 2009 Titans Technology. Tài liệu này thuộc bản quyền của Titans Technology (www.titans.com.vn), chúng tôi hy vọng các bạn khi sử dụng với bất kì mục đích nào bằng bất cứ hình thức nào bao gồm sao chép, in, copy, trích dẫn… cần phải ghi rõ xuất xứ nguồn gốc từ trang web của chúng tôi
29
Hãy truy xuất trang web của chúng tôi thường xuyên để có những cập nhật mới nhất về các thiết bị mới nhất tại website www.titans.com.vn. Nếu có bất cứ ý kiến đóng góp cũng như cần hỗ trợ, tư vấn thêm thông tin về sản phẩm, vui lòng gởi mail đến địa chỉ email: [email protected] Titans Technology | www.titans.com.vn / www.hlab.com.vn Copyright © 2012, Titans Technology
HFAR01
Related Documents 171j1w
Huong Dan Nios 2- 4d6541
January 2021 0
Huong Dan Voucher Cgv 362aw
November 2019 80
[thuthuat.chiplove.biz] - Huong Dan 625m2t
September 2022 0
Huong Dan Cai Cad2005 4l624m
November 2019 62
Huong Dan Swi-prolog 5c241u
September 2020 0