Amplificadores Clase B 3j2uv

1.3: AMPLIFICADORES CLASE B Y AB En este tipo de amplificador el punto de operación se ubica en la zona de corte, tanto para el BJT como para el FET. La señal circula durante 180° de su período. Cuando esto sucede, se dice que el amplificador trabaja en clase B. Para amplificar la onda completa es necesario usar dos de estos amplificadores. Cuando el punto de operación se ubica antes de la zona de corte, de manera que la señal circule más de 180° y menos de 360° de su período, se dice que el amplificador trabaja en clase AB. Esto se hace para evitar la distorsión de cruce, que se verá más adelante. Sin embargo, como el punto de operación normalmente sigue cerca de la zona de corte, se le puede seguir tratando como un amplificador clase B A continuación estudiaremos las configuraciones más conocidas. 1.3.1: AMPLIFICADOR DE POTENCIA CLASE B, EN SIMETRIA COMPLEMENTARIA Este tipo de amplificador es uno de los más utilizados y emplea dos transistores complementarios (uno NPN y otro PNP) de manera que uno amplifica el semiciclo positivo de la señal y el otro el semiciclo negativo. Tal amplificador es llamado AMPLIFICADOR DE SIMETRIA COMPLEMENTARIA. Se denominan transistores complementarios (o par machado o matched pair) a un par de transistores tipo PNP y NPN cuyas características de ganancias, corrientes, tensiones, potencias, etc., son iguales o muy similares. 1.3.1-1: CIRCUITO BASICO VCC

Q1

Q2

PARLANTE

Vin V2 = VCC / 2 V1 = VCC / 2

Fig. 1.39: Circuito básico de un amplificador de simetría complementaria. En la figura 1.39 vemos que la condición que deben cumplir V 1 y V2 es que polaricen de tal modo a Q 1 y Q2 que éstos trabajen simétricamente y en clase B (corrientes en reposo cero). V V Se hace V2 = CC con la finalidad que: VCEQ1 = VCEQ 2 = CC y los dos transistores 2 2 estén al corte simultáneamente (clase B). De lo contrario, si V 1 es mayor que V2, entonces conducirá Q1 y se cortará Q2 (ICQ1 > 0, ICQ2 = 0); y si V1 es menor que V2 1

entonces conducirá Q2 y se cortará Q1 (ICQ2 > 0, ICQ1 = 0), lo cual no permite una operación simétrica de los dos transistores. V La tensión continua en la unión de los emisores será: VE = CC 2 Se puede ver con las condiciones anteriores que: I CQ1 = I CQ 2 = 0 VBE1 =VBE 2 = 0 e Podemos estudiar ahora qué ocurre cuando la tensión de señal V in toma valores positivos y negativos:

En el semiciclo positivo de Vin (figura 1.40a) la tensión en las bases se hace más positiva que la tensión en los emisores:

VB ⟩ VE

Lo cual hace que Q1 conduzca y Q2 permanezca en corte. El sentido de la corriente se indica en la figura. Nótese que I L1 = iE1 Para el semiciclo negativo:

VB ⟨ VE

Lo cual corta a Q1 y hace conducir a Q2. El sentido de la corriente se muestra en la figura 1.40b, e IL2 = iE2. De este modo, la carga está alimentada medio ciclo de V in por Q1 y el otro medio ciclo por Q2 1.3.1-2: DISTORSION DE CRUCE: Debido a que las características de entrada base-emisor de los transistores reales (ver figura 1.41) es tal que para tensiones pequeñas base-emisor, el transistor prácticamente no conduce. Recién éste comienza a hacerlo cuando se supera la tensión de codo o tensión umbral (V γ), que es aproximadamente 0.2V para transistores de Germanio y de 0.6V para los de Silicio.

2

9 U R V A C A R A C T E R I S T I C A D E L A J U N T U R A B A S E E M I S O R x 1 0 C 5

I( a m p e r i o s )

4 . 5 4 3 . 5 3 2 . 5 2 1 . 5 1 0 . 5 0 0

0 . 1

0 . 2

0 . 3

0 . 4 V ( v o l t i o s )

0 . 5

0 . 6

0 . 7

0 . 8

Fig. 1.41 La tensión de salida tiene la forma que se observa en la figura 1.42: VL

6.300 V

6.100 V

5.900 V

5.700 V 0.000ms

1.000ms

2.000ms

3.000ms

4.000ms

5.000ms

Fig. 1.42 Se puede notar en esta figura, que existe cierta zona alrededor de los puntos Vb = 0, para los cuales ninguno de los transistores conduce, lo que acarrea una distorsión en la forma de onda en la salida (proporcional a la señal i B1 – iB2), llamada distorsión por cruce (o de cross over). Esta distorsión se evita polarizando directamente las junturas base-emisor de Q 1 y Q2 de modo que exista entre ellas una tensión igual a la tensión de codo (Vγ). Una forma simple de lograr esto, es colocando una resistencia (de pequeño valor) entre las bases de Q1 y Q2 de modo que se ocasiona una caída de tensión en ella suficiente para tener polarizados ligeramente a los transistores (ver figura 1.43).

3

VDD

VCC

R4 R Q1 +

R1

IL1

Vrd Ca1

RD

+ Vin -

Ird Q3

E E

RL Q2 Parlante C2

R2

Fig. 1.43 Vrd = I rd RD =VBE1 +VBE 2 Debe cumplirse: RD se escoge de modo que cumpla con la anterior ecuación y que: VBE1 =VBE 2 = 0.2V (para el Germanio) ó 0.6V (para el Silicio). La elección de RD para polarizar adecuadamente la juntura base-emisor de Q 1 y Q2, es un poco delicada, debido a que una pequeña variación de la tensión V BE provoca grandes cambios de corriente de colector, por lo cual, con un valor demasiado pequeño de VRD no se eliminará satisfactoriamente la distorsión de cruce. En cambio, si la tensión es demasiado grande, trae como consecuencia distorsión para niveles grandes de señal, ya que cada transistor conducirá más de medio ciclo, lo cual hará que las corrientes de conducción de un transistor se traslapen con las corrientes que conduce el otro transistor. Prácticamente, entonces, el amplificador debe trabajar en clase AB. Pero la corriente de colector, para evitar la distorsión de cruce, es tan pequeña que se puede decir que su forma de trabajo es clase B. La polarización de las junturas base-emisor se hace para que cumpla dos funciones: a) Evitar la distorsión de cruce o “cross-over”. b) Estabilizar la polarización de Q1 y Q2 contra variaciones de temperatura. La forma más simple de polarizar en clase AB es mediante una red resistiva. Este esquema no es satisfactorio debido a que si la polarización es poca, la distorsión de cruce sigue siendo severa y, si es mucha, la corriente de colector será alta, los transistores disiparán más potencia pudiendo destruirse o acortar drásticamente su tiempo de vida y la eficiencia disminuirá. Este tipo de polarización es más efectiva cuando la fuente de alimentación es regulada pero no permite la compensación por variación de temperatura en las junturas base-emisor.

1.3.1-3: ESTABILIZACIÓN DE LA POLARIZACION CONTRA VARIACIONES DE TEMPERATURA Para obtener mejor regulación y compensación de temperatura con la red resistiva, se conecta uno o dos diodos entre las bases de ambos transistores.

4

Estos diodos deben elegirse cuidadosamente para permitir la exacta caída de voltaje necesaria. Pero, si esta polarización cambia con la edad del equipo, la polarización también sufrirá cambios. En la figura 1.43 se puede notar que la tensión base-emisor de los transistores esta determinada por la caída de tensión en la resistencia de polarización R D, lo cual dará una cierta corriente de colector pequeña a Q 1 y Q2 a fin de que eviten el cross over, el cual, como se mencionó, debe tener un valor óptimo para evitar distorsión. Pero, si por cualquier motivo (variación de temperatura ambiente, calentamiento del transistor, etc.) la temperatura del transistor varía, esto causa una variación de la tensión base-emisor (aproximadamente –2.5mV/ºC) como se ve en la figura 1.44, lo cual ocasionará una variación de la corriente de colector que puede llevar a clase C al amplificador (para bajas temperaturas) o a clase A (para altas temperaturas) lo cual ocasionará gran distorsión y/o disipación de potencia. 18

Cx 10

292

16 IE (amperios)

T= 25grados T = 50 grados

14 12 10 8 6 4 2 0

0

0.1

0.2

0.3

0.4 V (voltios)

0.5

0.6

0.7

0.8

Fig. 1.44 Una forma de evitar estos efectos indeseables es haciendo que la tensión V RD varíe de manera similar a la variación de VBE con la temperatura, lo cual se logra colocando, en lugar de RD, un termistor NTC (Negative Temperature Coefficient) de similar coeficiente de temperatura que el diodo base-emisor. De esta forma la tensión en el termistor disminuirá del mismo modo como V BE disminuye manteniendo siempre la corriente de colector (proporcional a la corriente de base) en un valor casi constante. La figura 1.45 muestra 4 formas típicas de polarización. En la figura 1.45a se coloca una resistencia en paralelo con el termistor con el fin de aproximar el coeficiente de temperatura equivalente al del diodo base-emisor. Las figuras 1.45b y c muestran la polarización por diodo, estos trabajan polarizados en sentido directo y deben exhibir el mismo coeficiente de temperatura que el correspondiente a los diodos base-emisor de los transistores. En 1.45b, Rd ayuda a conseguir la necesaria polarización de base-emisor y en 1.45c, Rd1 y Rd2 sirven como divisores de tensión cuando V D es mayor que la necesaria, para polarizar las junturas base-emisor. Se aumenta mucho más la estabilidad contra variaciones de temperatura colocando resistores en los emisores de los transistores (figura 1.45d). 5

Las combinaciones de los casos a, b, c y d ofrecen una gran estabilidad de la corriente de colector de los transistores contra variaciones de temperatura (Pueden usarse varios de estos métodos a la vez). VCC VCC

VCC

Q1

Rd NTC

t

VCC

Q1

+ Vd -

Rd2

D

Q1

+ Vd -

Rd Q2

Q1

Re

Rd1 Re

Q2

Q2 Q2

(a)

(b)

(c)

(e)

Figura 1.45 Los problemas anteriores son eliminados en forma más efectiva cuando se emplea un transistor regulador. Dado que el punto de operación, extremadamente crítico, es difícil de mantener, podemos usar un transistor regulador de voltaje y lograr controlar fácilmente al punto de operación mediante un potenciómetro. En la figura 1.46, Q1 y Q2 forman el amplificador de simetría complementaria. El transistor Q3 se encarga de controlar en forma precisa el punto de operación de Q 1 y Q2, actuando como regulador. También compensa automáticamente contra variaciones de temperatura. El potenciómetro permite ajustar el punto de operación. La entrada es aplicada mediante dos condensadores de acoplo. El empleo de dos fuentes de alimentación simétrica evita el uso del condensador de salida (C2 en la figura 1.43). + VCC R1 C Q1 Entrada

P

Q3

C Q2

RL

R2 - VCC

6

Figura 1.46

1.3.1-4: PUNTOS DE OPERACIÓN Sea el circuito de la figura 1.47: Haremos las siguientes aproximaciones (justificadas en la práctica): 

R E ⟨ RL

 Q1 complementario de Q2 

β 1 = β 2 ⟩⟩ 1

Si las condiciones anteriores se cumplen, podemos afirmar que:

iC ≅ iE

RECTAS DE CARGA ESTATICA: V Como: VE = CC 2 VDD

VCC

R1 Q1

R3

Re

R2

C

E Re

C1

Entrada

Q2

RL

Q3 R4

Figura 1.47

VCC =VCE1 +VE VE =VCE 2

Además los transistores están polarizados al corte: I I CQ1 = I CQ 2 = 0 Entonces: Recta de carga DC para Q1:

7

(1.80) (1.81)

VCEQ1 =

De (1.80) .................

VCC 2 (1.82)

Recta de carga DC para Q2: De (1.81) .................

VCEQ 2 =

VCC 2

(1.83)

Esta recta se ilustra en la figura 1.48. Dado que I CQ1 = I CQ 2 = 0 , el punto de operación ya esta determinado. IC

0

VCE = VCC / 2

VCE

Figura 1.48 RECTAS DE CARGA DINAMICA: En el circuito de la figura 1.47, para a.c: vce1 = −ic1 Re − ic1 RL = −ic1 ( Re + RL ) (1.84) vce 2 = −ic 2 ( Re + RL ) (1.85) Para poder graficar estas rectas en el plano Ic-Vce es necesario hacer el cambio de coordenadas con ayuda de las siguientes relaciones: iC = ic + ICQ (1.86) vCE = vce - VCEQ (1.87) Reemplazando (1.86) y (1.87) en (1.84): vce 1 – VCEQ1 = - (ic1 + ICQ1)(Re+RL) Pero como: ICQ1 =0 y VCEQ1 = Vcc/2 Se tiene: vCE1 = (Vcc/2) – ic1(Re+RL) (1.88) Y en forma análoga: vce2 = (Vcc/2) – ic2(Re+RL) (1.89) En la practica se hace RL >> Re a fin de que no haya demasiada pérdida de potencia en Re. Entonces (1.88) y (1.89) se convierten en: Recta de carga a.c. para Q1: vce1 = (Vcc/2) – ic1RL (1.90) Recta de carga a.c. para Q2: 8

vce2 = (Vcc/2) – ic2RL (1.91) Estas rectas de carga a.c. deberán pasar por el punto Q, entonces bastará buscar el otro punto de la recta. Cuando: vce1 = 0 ic1 = Icm máx = Vcc/2RL (1.92) vce2 = 0 ic2 = Icm máx = Vcc/2RL (1.93) Y vemos que: Icm1 máx = Icm2 máx En la figura 1.49 se observan las dos rectas de carga para cada transistor: iC1

VCC / 2RL

DC

AC

Q VCE = VCC / 2

0

vCE1 VCC

vEC2

AC VCC / 2RL

DC

iC2

Figura 1.49 Se puede ver en la figura 1.49 que Q1 conduce medio ciclo de corriente y en este medio ciclo hay una tensión alterna entre Colector y Emisor de Q2 debida a la tensión alterna en la carga. En el semiciclo en el cual Q1 esta abierto (i c1 =0), aparece una tensión vCE1, debida a la tensión que hay en RL por la corriente que conduce Q2. La tensión pico que soporta el transistor llega a tener un valor cercano al de la fuente. Similar análisis se hace para Q2: Cuando Q2 no conduce, v CE2 se debe a la tensión que cae a través de RL por conducción de Q1. El otro semiciclo en la carga se debe a la conducción de Q1. 1.3.1-5: CÁLCULOS DE POTENCIA Como ya se vió, Q1 y Q2 trabajan en forma simétrica, de modo que en lo sucesivo designaremos a las variables sin subíndices. 1.3.1-6: POTENCIA ENTREGADA A LA CARGA: PL  La potencia máxima en la carga PLmáx ocurre cuando Icm alcanza su máximo valor teórico: Icm máx = Vcc/2RL Para onda sinusoidal:

9

PLmax = (Icm máx) 2 RL/2 = V2cc/8RL  La potencia para cualquier valor de Icm es: PL = (iLeff)2RL = 0.5 (Icm/)2RL PL = (Icm)2RL/2 1.3.1-7: POTENCIA ENTREGADA POR LA FUENTE: PCC VCC entrega corriente sólo durante el semiciclo positivo de V in. iCC = corriente que entrega la fuente. Icc = Icm /π valor medio de icc Luego: Pcc = VCCIcc = VccIcm/π La potencia máxima entregada por la fuente ocurre cuando: Icm máx = VCC/2RL Reemplazando en 1.96: PCCmáx = V2CC/2πRL (1.97)

(1.94)

(1.95)

(1.96)

1.3.1-8: POTENCIA DISIPADA EN COLECTOR: PC En la figura 1.47 se puede observar que Q1 y Q2 sólo disipan potencia en el semiciclo en el cual conducen, ya que en el resto del ciclo la corriente a través de ellos es cero. Podemos plantear lo siguiente: La potencia disipada en cada colector Pc es entonces: PC = 0.5 (VCCIcm/π – (Icm)2RL/2) (1.98) Este mismo resultado se pudo haber obtenido aplicando sumatoria de potencia: PCC = 2PC + PL VALOR MÁXIMO DE PC Dado que la ecuación de PC no es lineal (es una parábola cóncava hacia abajo), PCmáx no tiene porqué ocurrir para I cm máx. Hallamos entonces el valor Icmx para el cual ocurre la máxima disipación de colector, derivando respecto a Icm e igualando a cero: (dPc/dIcm) = (Vcc/2π) – (IcmRL/2) = 0 Obtenemos: Icmx = Vcc/πRL (1.99) Reemplazando en (1.98) obtenemos: PCmax = V2cc/4π2RL (1.100) 1.3.1-9: EFICIENCIA DEL CIRCUITO: η η = PL / Pcc = ((I2cmRL)/2)/ (VccIcm/ π ) En condiciones máximas, cuando: Icm máx = Vcc/2RL: Reemplazando en (1.101) ηmáx = π/4 = 0.785 En porcentaje: ηmáx = 78.5% 10

(1.101)

1.3.1-10: FIGURA DE MERITO: F F = PCmax / PLmax (1.102) (1.100) y (1.94) en (1.102) se tiene: F = 1/5 = 0.2 Estos valores de η y F, son los mismos que se pueden lograr teóricamente con los otros tipos de amplificadores clase B, para el caso ideal. PROBLEMA 1.12: En el circuito mostrado en la figura 1.50, considere: Q 1= AC127, Q2= AC128, germanio, VCE1sat = VEC2sat = 1 V Rc se ajusta de modo de obtener: VE = Vcc/2 = 6 V Determine: a) PLmáx b) PCCmáx c) PCmáx d) La eficiencia e) La figura de mérito VDD

+ 12V

RC Q1 AC127

R2

Re 5.7 E

Ca2

Re 5.7

Ca1 Q2 AC128

RL 81

Q3

Vin R3

R1

Figura 1.50 SOLUCION: a) Cálculo de PLmáx:  Recta de carga d.c.: VCE = Vcc/2 para Q1 y Q2 Como: ICQ = 0 (en corte) el punto de operación será: VCEQ = Vcc /2 con: ICQ=0  Recta de carga a.c.: Se puede notar, que debido a VCEsat, iC sólo podrá excursionar hasta el valor Icm dado por: Icm = ((Vcc/2)- VCE,sat) / (RL+Re) Icm = (6-1) / 86.7 = 57.7 mA De la ecuación 1.94, la máxima potencia obtenible en la carga esta dado por: PLmax = I2cm RL / 2 PLmax = (57.7)2 x 81 / 2 11

PLmax = 135mW Como se puede comprobar, este valor está por debajo de su máximo valor ideal que ocurre cuando Icm = 69.2mA (o sea, cuando VCE,sat = 0) PLmaxideal= (69.2) 2 x 81 / 2 = 194mW b) Cálculo de PCCmáx De la ecuación 1.97, la máxima potencia entregada por Vcc es: PCCmax = VccIcm/π = 12V x 57.7mA/π = 220.3 mW El valor máximo ideal es: Pccideal = 12 x 69.2/π = 264.3 mW c) Cálculo de PCmáx: En la potencia disipada por cada transistor hay que distinguir entre dos cosas: 1. La potencia disipada en el colector no es máxima cuando la excursión en la salida es máxima, o sea cuando: Icm máx = 57.7mA. Además: PRe = I2cm Re / 2 = (57.7)2 x 5.7 / 2 = 9.49 mW Pc = (Pcc – PL – PRe) /2 = (220-135- 9.49) / 2 = 37.76mw Observamos que la potencia disipada en Re se puede despreciar en comparación con las otras cuando se cumple: Re << RL 2. La Potencia máxima disipada en colector, la cual como se demostró en 1.99, ocurre cuando: Icmx = Vcc /[π (RL + Re)] = 12 / [π x(81 + 5.7)] = 44.06 mA En el cálculo anterior se incluye el efecto de Re, dado que no la estamos despreciando. Con este valor y reemplazando en (1.100) Pcmax = V2cc/[4π2 (R L + R e)] = 122 / [4π2(86.7)] = 42.1 mW d) Cálculo de la eficiencia máxima: ηmáx (en %) = (PLmax/PCCmax) x 100 = (135/220.3)x100 = 61.3% < ηideal = 78.5% e) Cálculo de la Figura de Mérito F = Pcmax / PLmax = 42.1/135 = 0.312 > Fideal = 0.2 La figura de mérito debe ser lo menor posible. PROBLEMA 1.13: En el circuito de la figura 1.51, Q1 y Q2 son un par machado con β = 50 y VCE,sat = 0.5V. Determine: a) PLmáx , b) PCmáx , c) PCC máx , d) La eficiencia , e) Especifique los transistores

12

+ 12 V

R1

Q1

T1

Re = 0.5

Vin

R2

R3

Ca2

Re = 0.5 RL = 8 Q2

R4

Figura 1.51 SOLUCION: a) Cálculo de PLmáx:  Recta de carga d.c.: VCEQ = Vcc /2 con: ICQ=0  Recta de carga a.c.: En este caso no despreciaremos Re para mostrar la forma de cálculo cuando debe ser tomada en cuenta. Se puede notar, que debido a V CEsat, iC sólo podrá excursionar hasta el valor I cm máx dado por: Icm máx = ((Vcc/2)- VCE,sat) / (RL+Re) Icm máx = (6 - 0.5) / 8.5 = 647 mA De la ecuación 1.94, la máxima potencia obtenible en la carga esta dado por: PLmax = I2cm máx RL / 2 PLmax = (0.647)2 x 8 / 2 = 1.67 W b) Cálculo de PCmáx: La Potencia máxima disipada en colector, la cual como se demostró en 1.99, ocurre cuando: Icmx = Vcc /[π (RL + Re)] = 12 /[π x 8.5] = 449.4 mA Con este valor y reemplazando en (1.100) Pcmax = V2cc / [4π2(RL + Re)]= 122/[4π2x8.5] = 429 mW. c) Cálculo de PCCmáx De la ecuación 1.97, la máxima potencia entregada por Vcc es: Pccmax = VccIcm/π = 12 x 0.647 / π = 2.47 W d) Cálculo de la eficiencia máxima: ηmáx (en %) = (PLmax/PCCmax) x 100 = (1.67/2.47)x100 = 67.6% e) Especificación de los transistores: 13

La máxima tensión que soporta cada transistor es igual a la fuente de alimentación. Entonces debe cumplirse: BVCEO > 12 V La máxima corriente que conduce cada transistor es: Icm máx = 0.647 A Entonces: iC máx > 0.647 A Se ha calculado que la máxima potencia que disipa el transistor en el circuito es: PC máx = 0.429W Elegiremos un transistor que cumpla con: PC > 0.429W a la temperatura de trabajo 1.3.1-11: ALGUNAS OBSERVACIONES IMPORTANTES SOBRE Q3: Se habrán uds. Preguntando: ¿Porqué no es conectada la resistencia del colector de Q3 (Rc) directamente a Vcc en lugar de hacerlo a V DD? La razón es la siguiente: Refiriéndose al circuito de la figura 1.47, en las bases de Q1 y Q2 debe haber una excitación (señal) de valor ligéramente mayor que la tensión de los emisores (señal, que es la misma que hay en la carga), ya que son dos seguidores emisivos, como se ha visto anteriormente, la tensión de V CE de cada transistor excursiona desde vCE = 0V hasta vCE = Vcc (esta es la misma excursión en Rc), lo cual significa que Q3 debe ser capaz de desarrollar una tensión en colector que oscile entre 0V y Vcc. El límite inferior es fácil de lograr, esto se consigue excursionando hasta casi la saturación de Q3 (tensión VCE3 = 0V) el límite superior no se alcanzará nunca si VDD = Vcc ya que en Rc habrá una caída de tensión debida a la corriente de base (en señal) de Q1, lo cual hará que el máximo valor de tensión de V CE3 sea menor que VCC. Esto hará que Q3 no excite al máximo a Q1 y Q2 y por tanto no se podrá lograr máxima excursión en la salida. Una forma de lograr una suficiente excitación de Q1 y Q2 es conectando la resistencia de colector Q3 a una tensión V DD > Vcc, suficiente para compensar la caída en Rc. Debido a que no siempre es posible contar con dos fuentes diferentes, se utiliza un artificio que se ve en la figura 1.52 en la cual al condensador C se le conecta el terminal positivo de la fuente a través de D1 y la resistencia del colector al extremo de la capacidad C, cuya tensión es igual a V E más la tensión a la cual se ha cargado en DC el condensador. Como V E excursiona desde más o menos 0 hasta VCC, cuando llega a Vcc, la tensión en el extremo superior de R C será Vcc + tensión DC en el condensador = 3Vcc/2 lo cual suministra una “tensión de refuerzo” a Q3 de modo que éste pueda compensar suficientemente la caída en Rc. Otra forma de lograrlo es reemplazando D1 por un resistor; la tensión de refuerzo será menor pero suficiente para permitir la máxima excursión. En el circuito de la figura 1.52, C suministra el efecto mencionado, con la ventaja de tener la carga conectada a tierra.

14

+ 12V D1

RC

C Q1 AC127

R2

Re Ca2 E

Re

Ca1 RL Q2 AC128 Q3 Vin

R3 R1

Figura 1.52 1.3.1-12: AUTOESTABILIZACION EN DC: Como se ha visto, es factor indispensable para evitar la distorsión y lograr la máxima excursión simétrica, que la tensión DC en los emisores sea siempre constante e igual a VCC/2 (funcionamiento simétrico de los transistores). Por tanto, hay que estabilizar está tensión por los efectos que pueda tener en VL: La variación de la tensión de fuente VCC, cambio de transistores, temperatura, etc. Esto se logra por ejemplo, en el circuito de la figura 1.53 polarizando a Q3 con la tensión existente entre los emisores. Veamos ahora cómo se logra la auto estabilización: Suponiendo que V E tiende a disminuir por debajo de su valor óptimo VCC/2, esto hará que la corriente de base y por lo tanto del colector de Q3 disminuya. La disminución hará que disminuya la caída de tensión en RC y por lo tanto la tensión en el colector aumenta llevando a la tensión VE a su valor original. Se puede ver que igual compensación ocurre cuando V E tiende a aumentar. En los amplificadores comerciales se acostumbra emplear un amplificador diferencial (estudiado en el capítulo 3) como etapa de entrada, el cual también se encarga de que se cumpla: VE = VCC / 2. + 12V D1

RC

C3 Q1

Re Ca2 E

Re

Ca1 Q2 Q3

Vin

R3

R1

R4 R2 C4

Figura 1.53 1.3.2: AMPLIFICADOR PUSH PULL CLASE B

15

RL

Este es otro tipo muy conocido de amplificador clase B. A pesar de haber sido superado por los amplificadores de simetría complementaria y cuasi complementaria (que se verá más adelante) aún es muy usado, por ejemplo, en amplificadores de perifoneo debido a que permite el acoplo de la carga y también elevar la tensión para reducir las pérdidas en los conductores cuando los parlantes están alejados (como sucede en los edificios y plantas industriales) 1.3.2-1: CIRCUITO BASICO En la figura 1.54 se muestra el circuito básico con dos transistores NPN. Observamos que la señal de entrada se acopla por un transformador de entrada con una relación típica de 1:1; mientras que la carga es acoplada por el transformador de salida con una relación n:1 Q1 y Q2 están inicialmente en corte debido a que en las uniones base-emisor no hay polarización Los devanados secundarios de T1 son idénticos para evitar la distorsión de la señal de entrada. Los devanados primarios de T2 son idénticos para evitar la distorsión de la señal de salida. 1.3.2-2: PRINCIPIO DE FUNCIONAMIENTO Vemos que en los transformadores están marcados los puntos de igual polaridad Cuando Vin es positiva, el terminal 2 del transformador de entrada tendrá polaridad positiva respecto al terminal 11. T1 2

1:1

T2 8

Q1 8

Vin

5 7

11

6 1:1

n:1

2

VCC 5 7 Q2

RL

6

11 n:1

Figura 1.54 En los secundarios, el terminal 8 tendrá polaridad positiva respecto al terminal 5 (polarizando directamente la unión base-emisor de Q1) y el terminal 7 tendrá polaridad positiva respecto al terminal 6 (polarizando inversamente la unión baseemisor de Q2). Esto hará que Q1 conduzca y Q2 permanezca cortado En el transformador de salida (T2) circulará la corriente de colector de Q1 por el devanado primario superior, mientras que en el devanado inferior no habrá corriente pero sí habrá tensión inducida por el flujo magnético originado por Q1 Cuando Vin es negativa, el terminal 2 del transformador de entrada tendrá polaridad negativa respecto al terminal 11. En los secundarios, el terminal 8 tendrá polaridad negativa respecto al terminal 5 (polarizando inversamente la unión base-emisor de Q1) y el terminal 7 tendrá 16

polaridad negativa respecto al terminal 6 (polarizando directamente la unión baseemisor de Q2). Esto hará que Q2 conduzca y Q1 quede cortado En el transformador de salida (T2) circulará la corriente de colector de Q2 por el devanado primario inferior, mientras que en el devanado superior no habrá corriente pero sí habrá tensión inducida por el flujo magnético originado por Q2 Podemos observar que en ambos casos la fuente VCC entrega corriente en el mismo sentido, ya sea al devanado superior como al inferior. Debido a que sólo funciona un devanado primario a la vez, la impedancia reflejada será Rp = n2 RL 1.3.2-3: PUNTOS DE OPERACIÓN RECTA DE CARGA ESTATICA: En continua no hay corriente de colector. Por lo tanto. VCE1 = VCC (1.103) VCE2 = VCC (1.104) RECTAS DE CARGA DINAMICA: En el circuito de la figura 1.53, para AC: vCE1 = VCC - iC1 n2 RL (1.105) vCE2 = VCC - iC2 n2 RL (1.106) Estas rectas de carga AC deberán pasar por el punto Q; entonces, bastará buscar el otro punto de la recta. Cuando: vCE1 = 0 Icm1 máx = Vcc/ n2 RL (1.107) 2 vCE2 = 0 Icm2 máx = Vcc/ n RL (1.108) Y vemos que: Icm1 máx = Icm2 máx En la figura 1.55 se observan las dos rectas de carga para cada transistor: IC1 e IC2

VCC / n2 RL

DC AC

Q VCC

0

vCE1 2 VCC

vCE2

Figura 1.55 1.3.2-4: POTENCIA ENTREGADA A LA CARGA: PL  La potencia máxima en la carga PLmáx ocurre cuando Icm alcanza su máximo valor teórico: Icm máx = Vcc/ n2 RL Para onda sinusoidal: 17

PLmax = (Icm máx) 2 n2 RL /2 = V2cc/2n2 RL  La potencia para cualquier valor de Icm es: PL = (iLeff)2RL = (Icm/)2n2 RL/2 PL = (Icm)2 n2RL/2 1.3.2-5: POTENCIA ENTREGADA POR LA FUENTE: PCC iCC = corriente que circula por la fuente. Icc = 2Icm /π valor medio de icc Luego: Pcc = VccIcc = 2VccIcm/π (1.111) La potencia máxima entregada por la fuente ocurre cuando: Icm máx = Vcc/ n2RL Reemplazando en 1.96: PCCmáx = 2V2cc / πn2RL

(1.109)

(1.110)

(1.112)

1.3.2-6: POTENCIA DISIPADA EN COLECTOR: PC En la figura 1.54 se puede observar que Q1 y Q2 sólo disipan potencia en el semiciclo en el cual conducen, ya que en el resto del ciclo la corriente a través de ellos es cero. Podemos plantear lo siguiente: PCC = 2PC + PL (1.113) 2 2 PC = 0.5(PCC – PL) = 0.5(2VccIcm/π - (Icm) n RL/2) (1.114) VALOR MÁXIMO DE PC Dado que la ecuación de PC no es lineal (es una parábola cóncava hacia abajo), PCmáx no tiene porqué ocurrir para Icm máx. Hallamos entonces el valor Icmx para el cual ocurre la máxima disipación de colector, derivando respecto a Icm e igualando a cero: (dPc/dIcm) = (2Vcc/π) – (Icm n2RL) = 0 Obtenemos: Icmx = 2Vcc / πn2RL (1.115) Reemplazando en (1.114) obtenemos: PCmax = V2cc/π2 n2RL (1.116) 1.3.2-7: EFICIENCIA DEL CIRCUITO: η η = PL / PCC = ((I2cm n2RL)/2) / (2VccIcm/ π ) En condiciones máximas, cuando: Icm máx = Vcc/n 2RL Reemplazando en (1.101) ηmáx = π/4 = 0.785 En porcentaje: ηmáx = 78.5% 1.3.2-8: FIGURA DE MERITO: F F = PCmax / PLmax (1.118) 18

(1.117)

(1.116) y (1.109) en (1.118) se tiene: F = 2 / π2 = 1/5 Estos valores de η y F, son los mismos que se pueden lograr teóricamente para el caso ideal, con los otros tipos de amplificadores clase B. 1.3.2-9: COMPARACIÓN ENTRE PUSH-PULL Y SIMETRÍA COMPLEMENTARIA. a) Una ventaja en el uso de los transformadores en push-pull es el poder acoplar impedancias fácilmente, pero tiene un gran número de desventajas como:  Bajo rendimiento: Es muy difícil conseguir un transformador de potencia con eficiencia mayor de 80%.  La rotación de fase introducida por los transformadores dificulta el empleo de técnicas de realimentación negativa (para disminuir la distorsión) ya que corre el riesgo de aparición de oscilaciones para algunas frecuencias.  El peso de los núcleos utilizados aumenta considerablemente el peso total de los equipos.  El tamaño de los transformadores evita poder construir equipos compactos. b) Una de las ventajas del amplificador de simetría complementaria es que estando la etapa excitadora acoplada directamente, la respuesta en frecuencia mejora. c) Una dificultad del amplificador en simetría complementaria consiste en lograr obtener dos transistores apareados (machados) npn y pnp. Esto se hace más difícil conforme aumenta la potencia requerida, de modo tal que prácticamente estos amplificadores en simetría complementaria sólo se usan para potencias menores a 20W. Por arriba de estas potencias se utilizan los amplificadores cuasi complementarios, los cuales utilizan el mismo principio, pero evitan el empleo de un par machado en la etapa de salida. PROBLEMA 1.14: En el circuito de la figura 1.56, los transistores tienen las siguientes características: Q1 = Q2, silicio, VCE,sat = 1V, β = 100, Vγ = 0.6V Determine: a) R1 b) PLmáx c) PCC d) PCmáx e) η R1 Q1 2

1:1

C 6

Re 1

7 9

Vi 4

10 1:1

R2 100

Re 1 Q2

C es muy grande

Figura 1.56 SOLUCION:

19

6 VCC 12V

2:1

2

7 9 10

4 2:1

RL 8

a) Cálculo de R1: El amplificador trabaja en clase AB para evitar la distorsión de cruce Debe cumplirse: VCC R2 / (R1 + R2) = Vγ + IE Re Como se cumple prácticamente que: IE = 0 Podemos hallar R1: R1 = 1900Ω b) Cálculo de PLmáx: La impedancia reflejada al primario es: Rp = n 2RL = 32 Ω Recta AC: vCE = VCC - iC (n2 RL + Re) = 12 - 33 iC Como debe considerarse la región de saturación, el mínimo valor de v CE es VCE,sat; en ese caso iC alcanza su valor máximo: Icm máx = (12 – 1) / 33 = 333 mA Asumiendo que el transformador es ideal, dado que no nos dan más datos sobre él, la potencia máxima entregada a la carga es: PLmax = (Icm máx) 2 n2 RL /2 Reemplazando y efectuando: PLmáx = 1.89 W c) Cálculo de PCC: La máxima corriente promedio que entrega la fuente es: ICC = 2Icm máx/ π = 212.2 mA Luego, de 1.111: Pcc = VccIcc = 2VccIcm máx / π = 2.55 W d) Cálculo de PCmáx: Si no despreciamos la potencia disipada por Re, debemos plantear la siguiente ecuación: PCC = PL + 2PC + Pe Donde Pe es la potencia disipada por los dos resistores del emisor Reemplazando las expresiones en función de Icm: 2Vcc Icm / π =I2cm n2 RL /2 + 2PC + I2cm Re /2 Derivando PC respecto de Icm e igualando a cero hallamos el valor de Icmx: Icmx = 2Vcc / π(n2RL + Re) = 231 mA Luego, PCmáx = 0.437 W e) Cálculo de η: De la definición de eficiencia: η = PLmáx / PCCmáx = 74.1% PROBLEMA 1.15: En un circuito similar al de la figura 1.54 se tiene: Q1 = Q2, silicio, VCE,sat = 1V, β = 100, Vγ = 0.6V, ICQ = 0. Si cuando VCC = 15V el circuito entrega una potencia máxima a la carga de 6 W. ¿Qué potencia máxima entregará a la carga si se hace VCC = 12V? SOLUCION: Tenemos: PLmax = (Icm máx) 2 n2 RL /2 = (VCC - VCE,sat) 2/2n2 RL = 6 De donde: n2 RL = (15 – 1) 2 / 12 = 16.33 Ω Cuando VCC disminuye a 12 V: PLmax = (12 - 1) 2/(2*16.33) = 3.7W PROBLEMA 1.16: Un cierto transistor de potencia puede disipar hasta 10 W. Determine la potencia de salida máxima que puede obtenerse de un amplificador push pull clase B, como el de la figura 1.54, usando dos de estos transistores. Asuma que la excitación es sinusoidal y que el amplificador tiene una eficiencia del 75%. SOLUCION:

20

Tenemos: PLmax = (Icm máx) 2 n2 RL /2 = (VCC - VCE,sat) 2/2n2 RL Además: PCmax = VCC 2/π2 n2RL = 10 Entonces: VCC 2 = 10π2 n2RL Como la eficiencia es dada por: η = PLmáx / PCCmáx = ((Icm máx n2RL)/2) / (2Vcc/ π ) = 0.75 Además: Icm máx = (VCC – VCE,sat)/n2RL Reemplazando: 0.75 = [(VCC – VCE,sat)/2] / (2Vcc/ π ) De donde: 3VCC / π= (VCC – VCE,sat) Reemplazando en PLmáx: PLmax = 9(VCC 2)/2n2 RL π2 = 9(10π2 n2RL)/2n2 RL π2 = 9(10π2)/2π2 = 45W PROBLEMA 1.17: Se desea entregar 10 W a una carga de 10 Ω, mediante un amplificador push-pull clase B, como el de la figura 1.54. Si se dispone de transistores que tienen BVCEO = 40V, silicio, VCE,sat = 2V, β = 50, Vγ = 0.6V; halle: a) El valor de la fuente VCC b) El máximo valor de n requerido c) PCmáx de cada transistor SOLUCION: a) Cálculo de VCC Como la tensión de ruptura es 40V y el transistor en el amplificador push pull soporta una tensión máxima igual á 2 VCC, no se puede emplear una fuente mayor de 20 V Entonces, emplearemos: VCC = 20V b) Cálculo del máximo valor de n requerido: Tenemos: PLmax = (VCC - VCE,sat) 2/2n2 RL = 10W Reemplazando valores: PLmax = (20 – 2)2/2n2 RL = 10W De donde: n2 RL = 16.2 Ω Luego: n = 1.27 Dado que hemos calculado n con la máxima tensión posible, dicho valor es el máximo. c) Cálculo de PCmáx en cada transistor De la ecuación 1.116: PCmax = V2cc/π2 n2RL = 2.5W PROBLEMA 1.18: En un amplificador push-pull clase A se desea cambiar el transformador de entrada por un circuito que emplee un transistor. ¿Cuál sería la disipación de este circuito? Explique su funcionamiento. SOLUCION: El circuito de entrada de un amplificador push pull debe ser capaz de entregar dos señales con la misma amplitud, pero desfasadas 180°. Como el push pull trabaja en clase A, sus dos transistores deben estar polarizados en la zona activa. A continuación se muestra, en la figura 1.57, un circuito que puede hacer dicha operación:

21

R R1 A 10V

Ca1 Q B

Vg R2

R

Figura 1.57 Las resistencias de colector y emisor deben ser iguales para asegurar que los niveles de tensión también sean iguales. La señal en el colector está desfasada 180° respecto a la de emisor. En los nudos A y B además de señal también hay tensión continua, la cual puede usarse para polarizar a la etapa de potencia. Esta etapa debe trabajar en clase A para que funcione en la forma requerida. En este caso, la máxima disipación del circuito se producirá en el punto de operación, cuando no haya señal de entrada.

ESQUEMAS DE AMPLIFICADORES DE SIMETRÍA COMPLEMENTARIA Amplificador de audio para televisor Fapesa +12Vdc

10

640uF 680

5 Ohm

4K7

Q3 640uF 40uF

1

3K3 18K Q1 100pF

NTC 130

65

320uF

1

t

12K

Q4

Q2

15

3K3

100

320uF

Figura 1.58

22

Amplificador de audio para televisor Philips

Figura 1.59 1.3.2-10:PREGUNTAS RELATIVAS A AMPLIFICADORES PUSH-PULL 1) Dibuje una configuración básica de un amplificador push-pull para que funcione en clase A. Deduzca las rectas de carga y relaciones de potencia. 2) Indique las ventajas y desventajas comparativas entre las tres configuraciones básicas en push-pull (operando en clase A, AB, B) 3) Para push-pull clase AB, se puede colocar un diodo zener para reducir el crossover? ¿Porqué? ¿Si se pudiese, como se haría? ¿Sería práctico hacerlo? 4) En la polarización de entrada cómo y para qué: Emplearía un termistor NTC? Emplearía un termistor PTC? 5) En el desfasador de entrada, ¿se puede emplear la disposición de un transistor con salidas desfasadas en colector y emisor, para un push-pull clase B? ¿Porqué? ¿En general, cómo intervienen las impedancias de salida de dicho desfasador? 6) Si se emplean resistencias en emisores, para qué servirían? ¿Se pueden desacoplar con condensadores? ¿Porqué? ¿Se puede emplear una sola resistencia para ambos emisores? ¿Cómo? 7) ¿Es importante o no, considerar la regulación de fuente DC en operación clase B? ¿Porque? 8) ¿El acoplamiento a la carga, se puede realizar con autotransformador? ¿Cómo? ¿Qué ventajas y desventajas habría con respecto al que emplea transformador? 9) Si en vez de polarizar al corte para trabajo en clase B, se polariza en saturación, ¿qué ocurriría? 10) ¿Qué características deben tener los transformadores empleados en la entrada como en la salida de los amplificadores push-pull, clase A? y en clase B?. ¿Es indiferente o no a la ubicación de los puntos de igual polaridad?

23

11) Del estudio del circuito básico clase B, la tensión de señal en el primario (= nVL), ¿Puede ser mayor que Vcc? ¿Puede ser menor que Vcc? 12) En las relaciones deducidas, ¿Interesa que el transformador sea ideal? ¿Intervendrían en un caso real los parámetros reactivos del transformador? 13) ¿La recta de alterna puede cruzar la hipérbola de disipación máxima del transistor? Si se pudiese, cuán alejada de ella? ¿Y si la operación es con pulsos? 14) Para evitar o reducir la distorsión por cross over en transistores bipolares, es mejor excitar con tensión o con corriente? ¿Por qué? ¿Cómo se logra lo anterior? 15) La inductancia de dispersión del transformador de salida tendrá influencia apreciable en clase B? 16) Las capacidades e inductancias del transformador ¿Podrían reducir la distorsión por cross-over? ¿Cómo? 17) La fuente DC de un Push Pull necesita de un mayor o menor filtrado que las etapas simples en clase A? 18) ¿Qué ocurre con la distorsión armónica en los Push Pull? ¿Qué tipos de distorsión pueden presentarse y debido a qué? 19) Si se tiene un amplificador Push Pull clase B funcionando a todo volumen y se desconecta el parlante, ¿Qué ocurre respecto al Push Pull clase A? ¿Al simple clase A con choke en colector? ¿Y al acoplado por transformador? 20) ¿Es indiferente, siempre, que la carga sea flotante o que esté puesta a tierra?

DIVERSOS ESQUEMAS DE AMPLIFICADORES EN PUSH-PULL 1. En la figura 1.60 se tiene un amplificador, con driver, clase A acoplado por transformador, que puede entregar una potencia de 400mW con 10% de distorsión y 50 mW con 3% de distorsión; respuesta en frecuencia: 100Hz – 5.5KHz

24

Figura 1.60 2.Clase B con salida en serie, sin transformador serie, con de salida y con 2 fuentes de alimentación. sin

3. Clase B con salida en 1 fuente de alimentación, transformador de salida.

Figura 1.61 4. En la figura 1.62 se tiene un Amplificador que puede entregar 600 mW (mínimo). Empleado como amplificador previo y salida de un tócasete.

Figura 1.62 5.- Etapa de audio de televisor CROWN (modelo CTV-12)

25

-11V

R10 R

R5 1k2 2 C1 10uF

R2 68k

8

2500 Ohm

Q1 2SB117 R1 15k

T1

R3 1k

5 7 11

C2 50uF

R6 3k3

6

R7 1k2

R8 3k3

Q2 2SB77

R11 2.2

Q3 2SB77

C3

10uF

PARLANTE

60 Ohm

R4 10 +10.6V

Figura 1.63 6.- Etapa push pull con salida acoplada directamente: -4.5V R5 2k7

T1 2

5 7 11

C1

6 2500 Ohm

Q1 OC71 R2 10k

2SB77

8

R1 62k

10uF

Q2

R3 1k

R6

100

R7

100

R9 5

PARLANTE

36 Ohm Q3

R8 2k7

2SB77

C2 100uF

R10 5

R4 10 +4.5V

Figura 1.64

26

AMPLIFICADORES CUASI COMPLEMENTARIOS El inconveniente principal del amplificador de simetría complementaria es la necesidad de dos transistores complementarios (NPN y PNP). Estos transistores deben tener características eléctricas idénticas. Esto hace difícil conseguir transistores que cumplan dichos requisitos (par machado o matched pair) para potencias de salida mayores de 30W. Los amplificadores de simetría cuasi-complementaria resuelven este problema al permitir que los transistores de potencia sean del mismo tipo. Estas etapas se denominan así por el hecho de estar constituidas por un par pnp o npn de salida, excitados por otro par del tipo complementario pnp o npn, como podemos ver en el siguiente circuito. (Figura 1.65) VCC

Q1 Q3 RL

Vin

Q2 Q4

V2 = VCC/2

V1 = VCC/2

Figura 1.65 Q3 y Q4 son los transistores de potencia encargados de alimentar a la carga, RL . Q1 y Q2 son transistores drivers de menor potencia. Q1 y Q3 forman una configuración Darlington. Q2 y Q4 forman una configuración PNP simulado.

27

En el esquema básico de la figura 1.61, los transistores encerrados con la línea segmentada forman un excitador de simetría complementaria que proporciona la excitación y la fase necesaria. Básicamente un amplificador casi complementario consiste en considerar el resultado de conectar un transistor pnp a un transistor de salida npn para alta potencia como vemos en la figura 1.65. La corriente del transistor pnp se convierte en la corriente de base del transistor npn. El transistor npn que funciona como seguidor de emisor proporciona ganancia adicional de corriente sin inversión. Si se considera al emisor del transistor npn como colector efectivo del circuito compuesto, resulta evidente que el circuito equivale a un transistor pnp de alta ganancia y alta potencia (figura 1.66). ie equiv. Q2

Qequiv. Q4

ic equiv.

Figura 1.66 Consideremos que los transistores Q2 y Q4 tienen una relación de corriente de transferencia directa pulsada estática hFE2 y hFE4 respectivamente: icequiv. = ie4 ieequiv= ic4 + ie2 ic2 = ib4 ie4 = (hFE4 +1)ib4 ic2 = hFE2 ib2 hFEequiv = icequiv/ibequiv = ie4/ib2 = (hFE4 +1)ib4/ib2 = (hFE4 + 1)ic2/ib2 hFEequiv = (hFE2 + 1)ic2/ib2 = (hFE4 +1)hFE2 ib1/ib1 = hFE2 (hFE4 + 1) hFEequiv = hFE2 ( hFE4 + 1) si: hFE4>>1 hFEequiv = hFE2 hFE4 La otra sección es simplemente un Darlington compuesto de dos transistores npn, (Figura 1.67) a continuación hallaremos la ganancia equivalente, suponiendo que los transistores son apareados (matched). Tomemos hFE1 para Q1 y hFE3 para Q3: ic equiv. Q1 Q3

ie equiv.

28

Figura 1.67 icequiv = ic1 + ic3 ieequiv = ie3 ibequiv = ib1 ie1 = ib3 ic1 = hFE1ib1 ic3 = hFE3ib3 ie3 = (hFE3+1)ib3 hFEequiv = icequiv/ibequiv = (ic1+ic3)/ib1 = (hFE1ib1 + hFE3ib3)/ib1 hFEequiv = (hFE1ib1 + hFE3ie1 = (hFE1ib1 + hFE3(hFE1 + 1)ib1)/ib1 hFEequiv = hFE1 + hFE3 + hFE1hFE3 si: hFE1>>1, hFE3>>1 hFEequiv ≅ hFE1hFE3 La preferencia a usar el par final del tipo npn se debe a los siguientes motivos: 1. A niveles de potencia superiores en los circuitos de simetría complementaria se requiere un transistor excitador en clase A que pueda disipar considerable calor, con la inconveniencia del uso de un disipador térmico relativamente grande. Además, el drenaje de corriente en reposo de la fuente de alimentación llega a ser importante y se requieren capacitores de filtro excesivamente grandes para mantener bajo el nivel de zumbido. Por estas razones la potencia de salida máxima práctica para un verdadero amplificador de simetría complementaria se considera alrededor de 20W, por lo que para potencias mayores usamos el amplificador de simetría cuasicomplementaria. 2. El transistor pnp de potencia en el par complementario de salida es aún más caro que el npn y en general tiene regímenes de seguridad más reducidos que su compañero npn, como el control de la difusión de base es más difícil en los dispositivos pnp el costo de estos transistores es generalmente 25% mayor que el de los npn correspondientes. Los transistores de salida pnp de potencia para circuitos complementarios generalmente son de germanio y se utilizan para potencias inferiores a los 30watts. En general un circuito cuasi complementario es menos estable que uno de simetría complementaria, pero con transistores de silicio no presenta problemas. Los resistores de drenaje (Rd) de la figura 1.68 proveen las siguientes ventajas:

29

Q1 Q3 Rd

Re

Q2 Q4

Rd

Re

Figura 1.68 1. Mejora de la respuesta en alta frecuencia 2. Mejora de la estabilidad del transistor de salida ya que se provee de una derivación para la corriente de fuga ICBO. 3. Se aumenta el BVCEO poniendo al transistor en el modo VCER, que en los transistores de silicio de potencia para una Rd igual a 100 ohmios en general produce un aumento de 10V. En el circuito de la figura 1.68, se observan también los resistores puestos en emisor de los transistores de salida (Re) que sirven para estabilizar el punto de operación con respecto a la temperatura, en algunos circuitos se pone un diodo para evitar las pérdidas producidas en Rd y proveer mayor estabilidad, ya que este diodo está acoplado mecánicamente al mismo disipador del transistor de salida, mejorando así la estabilidad por realimentación térmica. Como se indica en la figura 1.69, los circuitos de salida en serie puede emplearse con fuentes positivas y negativas separadas; en este caso no se necesita capacitor de salida en serie. La eliminación de este capacitor puede resultar una ventaja económica aun cuando se utilice una fuente de alimentación adicional debido a que este capacitor de salida necesario cuando se usa una sola fuente de alimentación, debe tener un alto valor para obtener un buen comportamiento a bajas frecuencias (por ejemplo se requiere un capacitor de 2000µF para proporcionar un punto de 3 db. á 20Hz. para una impedancia de carga de 4Ω). Sin embargo, las fuentes de alimentación divididas plantean ciertos problemas que no existen en el caso de una fuente: La salida del amplificador debe mantenerse a potencial cero como en condiciones de reposo para todas las condiciones ambientales y variaciones de los parámetros del dispositivo. Asimismo, la referencia de masa de entrada ya no puede estar en el mismo punto A, porque este punto está al potencial negativo de la fuente en un sistema de fuente dividida.

30

R6 + VCC R7 C3

Q3 Q5

D1

R9

D2 R4

R11

R5

C2

RL

D3

C1 Q1

Q4 Q2

Q6

R1 R2

R3

C4

R8

R10

R12 - VCC

Figura 1.69 Si la referencia del punto a masa para la señal de entrada fuera un punto común entre las fuentes divididas, cualquier ondulación residual presente en la fuente negativa excitaría efectivamente al amplificador a través del transistor Q5, con el resultado de que esta etapa funcionaría como amplificador de base común con su base conectada a masa a través de la impedancia efectiva de la fuente de señal de entrada. Para evitar esta condición, el amplificador debe incluir un transistor adicional pnp como se ve en la figura 1.69 Este transistor (Q6) reduce los efectos de excitación de la ondulación residual de la fuente negativa debido a la alta impedancia de colector (1MΩ o más) que presenta a la base del transistor Q1. En la práctica, puede ser reemplazado por un par Darlington para reducir los efectos de la carga en el pre-excitador pnp. Se aplica realimentación negativa de cc desde la etapa de salida a la entrada a través de R1, R2 y C1 de manera de mantener la salida a un potencial aproximadamente cero. En realidad, la salida se mantiene aproximadamente a la tensión base-emisor de polarización directa del transistor Q6, lo que puede causar inconvenientes en

31

algunos pocos casos, pero ello puede eliminarse. El capacitor C1 deriva la fuente de alimentación negativa de cc a todas las frecuencias de la señal.

PROTECCIÓN CONTRA CORTO CIRCUITOS Un aspecto importante en el diseño de los amplificadores de alta potencia es la aptitud del circuito para soportar condiciones de corto circuito. Un primer método consiste en el indicado en la figura 1.70 R es un sensor de corriente, si se produce cualquier condición que haga conducir corriente de carga superior a la normal, los diodos D1 y D2 conducen en semiciclos alternados proporcionando una realimentación muy negativa que reduce eficazmente la excitación de los amplificadores. Esta realimentación no debe exceder el margen de estabilidad del amplificador. Esta técnica no afecta de ninguna manera al normal funcionamiento del amplificador. + VCC

RL

CR1

R

CR2

Figura 1.70 Un segundo método para limitar la corriente está representado en la figura 1.71. En este circuito se usa una red de polarización de diodos para establecer un límite de corriente fijo a los transistores de excitación y de salida. En condiciones sostenidas de corto circuito, sin embargo, los transistores de salida deben tolerar este límite de corriente y un semiciclo de la tensión de alimentación de CC.

32

+ VCC R3

R4 Re D1

R1 D3

Re D2

D4 R

R2 Rs

Figura 1.71 En la figura 1.72 se ilustra la técnica de limitación de disipación que proporciona protección positiva para todas las condiciones de carga la acción limitadora de este circuito aparece en la figura 1.73. Esta técnica limitadora de área segura permite el uso de transistores de excitación y salida de baja disipación y disipadores térmicos más pequeños en las etapas de salida. El uso de los disipadores más reducidos es posible porque la disipación para el peor de los casos es un funcionamiento normal a 4Ω en lugar de las condiciones de corto circuito. Gracias a esta técnica, las cargas muy inductivas o capacitivas ya no constituyen un problema y son innecesarios los interruptores térmicos; además la técnica es poco costosa.

33

+ VCC R1 Q3 Q4 Q1

R5

R6

R9

D1

D2 R2 R7

R8

Q2

R10 RL

Q5 Q7

Q6 R2

R3

R4

Figura 1.72 Ic

LIMITE

Vce

Figura 1.73 Otro tipo de protección usada es con diodo zener como lo indica en la figura 1.74.

34

+ VCC R3 Q2 Q4

D1 R6

R8

D2 R1 D4

R4

R9 D3

RL Q3

Q1

Q5 R7

R2

R5

Figura 1.74 En la figura 1.75 se muestra la disposición básica de un circuito de simetría casi complementaria, por lo general estos poseen transistores de salida npn de silicio de tipo homotaxil (o difusión única) que se caracterizan por su solidez y altas corrientes. Estos transistores y los transistores excitadores para el amplificador complementario funcionan en clase AB en una disposición que asegura un pequeño drenaje de corriente con señal cero. Otras características del circuito son las etapas pre amplificadoras y pre excitadora acopladas directamente y la protección contra corto circuitos o limitación de área segura. La etapa preamplificadora se compone de un circuito puente balanceado Q1 y Q2 que mantiene una tensión de reposo de CC cero en la salida. La realimentación se acopla a través del resistor R6 y se provee referencia de masa a través del resistor R2 y del capacitor C2. Los emisores comunes son retornados a la fuente positiva a través del resistor R3 y el diodo D1 y el resistor R5. El diodo D1 y el capacitor C4 reducen al mínimo los transistores de apagado y proporcionan desacoplamientos de la fuente de alimentación. El circuito puente está acoplado directamente a una etapa pre excitadora clase A (Q3), la que se acopla a los excitadores complementarios (Q4 y Q5) a través de R12. El circuito de protección para limitación de disipación esta también conectado a este punto. El propósito de este circuito es, como ya se mencionó, impedir que la etapa de salida comience a conducir si se produce una disipación anormalmente alta. El circuito limitador de disipación proporciona una derivación para la corriente de excitación desde el excitador asociado y los dispositivos de salida. El resistor R12 proporciona cierta limitación de corriente que el transistor Q9 debe soportar durante la sobrecarga. El capacitor C9 puentea a R12 para mejorar la respuesta a transitorios. Los diodos D2, D3, D4 y el resistor R11 suministran una polarización directa controlada a los excitadores y a los dispositivos de salida, de manera que se mantiene el funcionamiento en clase AB. 35

D1

R5 + VCC C14

C4

R8 Q4 R10

D5

Q6

D10

R23

L1 10 uH

C11

R11 R3 C6

D4

Q8 R13 R14 D6

R21

C10 C1

R1

R6 Q1

R15

Q2

Al parlante

D7 R24

Entrada de audio

R9 D3

R16

R7 C2

C7 R2

R22

R25

R17 Q9

C5

D9 D2 D8

C12

C15

R12 R18 Q5

D11 Q7

C9 Q3 R4

R20 R13 - VCC C8

C16

Figura 1.75 El capacitor bootstrap C6 suministra el refuerzo de tensión adicional necesaria para saturar el par de salida superior (Q4 y Q6) a través de los resistores R8 y R10. El capacitor C7 proporciona una oscilación de tensión controlada a través de R9 y R13 para superar las pérdidas normalmente introducidas por el resistor R12. El resistor R13 y el capacitor C8 proporcionan desacoplamiento a altas frecuencias para la línea de alimentación negativa de CC. Los resistores R20 y R21, junto con R22 y R23 permiten la necesaria estabilización para los transistores de salida Q6 y Q7. La corriente pasa a través del resistor R23 para detectar los ciclos positivos y se acopla al transistor Q8 a través del resistor R17. El resistor R14 y el diodo D6 proporciona la detección simultanea de tensión. La corriente es detectada a través del resistor R22 para la limitación de los ciclos negativos, acoplándose al transistor Q9 a través del resistor R18. La detección de tensión mediante los resistores R15 y R16 y el diodo D7 produce una variación en la pendiente de la curva de limitación. Los resistores R24 y R25, los capacitores C13 y C15 y el inductor L1 proporcionan la reducción de altas frecuencias, de manera que es posible mantener un buen margen de estabilidad en cualquier condición de carga C10, C11 y C12 proveen estabilidad adicional durante la limitación. Los diodos D5 y D8 impiden la polarización directa de las junturas colector-base de los transistores Q8 y Q7 durante los semiciclos alternados de la señal. Los capacitores C14 y C16 se encargan de la supresión de parásitos. El diodo D9 y el resistor R18 aseguran la adaptación de transconductancias entre los pares Darlington superior e inferior para reducir al mínimo la distorsión a bajo nivel.

36

Los diodos D10 y D11 protegen los transistores de salida de los potenciales inversos que se producen durante la conmutación en el caso que se use una carga acoplada por transformador. AMPLIFICADORES DE AUDIO CON CIRCUITO DISCRETO D1

R6 +32Vdc

C3 47uF

1N4004

180 2.2K

C12 50nF

R9 R10

R4 15K

Q6

2.7K C6

D5 1N4004

R12 47

47uF

R18 50nF

Q4 C9 C1

4.7uF

R1

Q1

Q2

1.8K R2 18K

R7 R5 560

C2 180pF

R15

50nF

C4 47uF

C7 47uF

D3 1N4004

R13 4.7K

10uH R22 22

R23

Parlante

22

1N4004 R16

Q5

C13 20nF

8 / 20W

68 C11 D6 1N4004

50nF

D4 20nF

R20 0.39

D8

1N4004

1N4004

R19 0.39

D7

D2

C5

D9

1N4004 Q7

R3 680

68

1N4004

R11 270

D9

100

L1

R12 1K

18K

Q3

Q8

C10

R8 390

R17

1N4004 68 Q9

R14 C8 20nF

37

100

R21 100 -32Vdc

Figura 1.76 AMPLFICADOR DE POTENCIA DE AUDIO CON SIMETRIA CUASI COMPLEMENTARIA POTENCIA DE SALIDA: 200W EN 4 OHMIOS

+45Vdc R6 5K6

R12 270

R4 18K

22K

Q1 BC549

0.2

C5 10 /50

Q2 BC549

R9 15K

Q3 B649

Q4 B649 R15 270

R5 270

C4 3 0pF

R11 22K

C6 47K

R14 680

Q6 D1046 R22 47/1

D2

Q8 2N37 3

Q10 2N3773

Q12 2N37 3

R24 0.22/5

R26 0.22/5

R28 0.2 /5

D4 1N5395

1N4004 R18 1M

R17 220K

C7 10 /50

RL 4 OHM

D3 C10 10 pF

R2 47K

R21 12

C8

R13 2K2

200pF R10 2K2

C9 10 /50

4K3

10/50

470K

R20 1K5

R16

1N40 4

R7

C2

C1

2.2/50

D1

C3

R3 2M2

R1

R8 2K2

R19 2K2

1N4004

Q7 D816

Q5 D386 R23 47/1

D5 Q9 2N37 3

Q11 2N3773

Q13 2N37 3

R25 0.22/5

R27 0.22/5

R29 0.2 /5

1N5395

-45Vdc

Figura 1.77 AMPLIFICADORES EN CIRCUITO INTEGRADO En la actualidad existen módulos híbridos (porque combinan parte integrada y parte discreta en el mismo módulo), con los que pueden construirse amplificadores de audio de diferentes potencias con muy buena respuesta en frecuencia. 1) A continuación mostramos un modelo de baja potencia acoplado por transformador, que emplea el integrado CA3007:

38

9Vdc 4.7uF 2N2102

9 1 4.7uF

8

CA3007

3 2

6

7

11

12

10

10K

1N4148

5

1

6 1K8

1N4148

8 18

4

16 OHM

2N2102

4.7 uF 4K7

18

4.7uF

Figura 1.78 2) STK084: AMPLIFICADOR HÍBRIDO DE 50W PARA AUDIOFRECUENCIA. Características máximas (temperatura ambiente de 25 ˚C) • Máxima tensión de alimentación: ± 50Vdc • Máxima corriente de colector: 7 A • Resistencia térmica (Θjc): 1.7 ˚C/W (para Tc = 25 ˚C) • Temperatura máxima de carcasa (Tc): 85 ˚C Condiciones de operación recomendadas: • Tensión de alimentación: ± 35 Vdc • Resistencia de carga (RL): 8Ω Características de operación (Ta = 25 ˚C , Vcc = ± 35 Vdc , RL = 8Ω) • Corriente de polarización: Icco = 100 mA • Potencia de salida: Po = 50W mínimo (con THD = 0.2% y 20Hz ≤ f ≤ 20 KHz) • Respuesta en frecuencia: 10 Hz – 100 KHz (para: Po = 1W y 0 á –1db) • Resistencia de entrada: 52 K Ω (para: Po = 1W y f = 1 KHz) Diagrama del circuito y aplicación típica:

39

+35Vdc

10

220uF/50V

D1

R1

8

100

Z1

R8

10uF/50V 9

D2

Q1

R5 Q4

1K

R3

1uF/63V

1

Q2

56K

Q7

D3

Q3 R4

Q9

D4

R10

470pF

7

R6 Q5

D5

47nF

R7 C1

Q8

2 Q6

C R2

R9

3

RL Q10

4

2K7

47

8

R11

5 2pF

56K

100

6 -35Vdc

47uF/16V 10uF/50V

220uuF/50V

Figura 1.79 3) TBA820M (de THOMSON) Este es un amplificador de potencia de audio integrado monolítico, con las siguientes características principales:  Tensión de alimentación de 3 á 16 V  Baja corriente de polarización: 4 mA (típica), 12 mA (máxima)  Alta eficiencia (que lo hace aplicable a equipos portátiles con batería)  Potencia de salida hasta 2 W (típica), sin disipador externo (medida con RL = 8Ω, Rf = 120 Ω, f = 1 KHz y distorsión total de 10%)  Alta impedancia de entrada  Baja corriente de polarización de entrada: 0.1 uA ( típica)  Alto rechazo al rizado  No tiene inestabilidad térmica  No tiene distorsión de cruce  Requiere pocos componentes externos  Encapsulado DIL de 8 pines  Corriente pico de salida: 1.5 A (máxima)  Temperatura de almacenamiento: -40 á +150°C  Temperatura de juntura: 150°C  Resistencia térmica: 80 °C/W  Sensitividad de entrada: 60 mV (típica, medida con VCC = 9V, PL = 1.2W, RL = 8Ω, Rf = 120 Ω y f = 1 KHz)  Resistencia de entrada: 5 M Ω (típica)

40

 Respuesta en frecuencia (á – 3db): 25 á 20,000 Hz (medida con VCC = 9V, RL = 8Ω, Rf = 120 Ω y CB = 220pF)  Ganancia de tensión sin realimentación: 75 db (típica, medida con VCC = 9V, RL = 8Ω y f = 1 KHz)  Ganancia de tensión con realimentación: 34 db (típica, medida con VCC = 9V, RL = 8Ω, Rf = 120 Ω y f = 1 KHz)  Voltaje de ruido de entrada: 3 μVrms (típico, medido con VCC = 9V y ancho de banda (3 db) de 25Hz á 20KHz)  Corriente de ruido de entrada: 0.4 nA (típico, medido con VCC = 9V y ancho de banda (3 db) de 25Hz á 20KHz)  Relación señal a ruido: 70db (típica, medida con VCC = 9V, RL = 8Ω, Rf = 120 Ω, R1 = 100KΩ, PL = 1.2W y ancho de banda (3 db) de 25Hz á 20KHz)  Rechazo a la fuente de alimentación (PSRR): 42db (típica, medida con VCC = 9V, RL = 8Ω, Rf = 120 Ω, C6 = 50μF y frecuencia de rizado de 100 Hz) CIRCUITO INTERNO EQUIVALENTE: Podemos observar que Q2 y Q5 forman un amplificador diferencial de entrada Q1 y Q2 forman una etapa Darlington de entrada que permite elevar la resistencia de entrada y disminuir la corriente de polarización de base Q3 y Q4 forman un espejo de corriente. Al actuar Q3 como fuente de corriente constante, puede presentar una alta impedancia para señal al colector de Q2 y ello permite que dicho transistor logre máxima ganancia de tensión. Q6 es una fuente de corriente (forma parte de un espejo de corriente múltiple integrado además por Q7, Q12 y Q16) y se encarga de polarizar al amplificador diferencial asegurando un alto rechazo al modo común. 7 6

Q6

Q7

Q12

Q16 Q17

R2 5.9K

D1

Q18 R6 2K

R5 Q2

R1

Q5

D9

6K

Q1

3

R3 6K

2K

D2

5 D6

Q14

Q13 Q8

Q11

Q9 Q3

Q4

Q15

Q10 R4 2K 4

8

2

1

Figura 1.80 Q8, Q9 y Q10 se encargan de polarizar al espejo de corriente múltiple y ajustar la polarización de Q5.

41

Q5 está conectado en DC y AC directamente a la salida para asegurar que el voltaje DC de salida esté exactamente a la mitad de la fuente de alimentación e introducir realimentación negativa para ampliar el ancho de banda y reducir la distorsión. Adicionalmente, se tiene al lazo de realimentación mediante el pin 2 para poder ajustar la respuesta en frecuencia. Adicionalmente, a través del pin 1 hay al circuito de entrada para introducir compensación y evitar posibles oscilaciones. Al pin 8 se conecta una capacidad de filtro (C6) que permite mejorar el factor de rechazo a la fuente. De esta manera el amplificador se hace menos sensible a las variaciones del voltaje de la fuente, impidiendo que ello genere oscilaciones de baja frecuencia. Al terminal 7 se conecta otro condensador de filtro para alimentar al circuito de entrada con una tensión constante y ligeramente más alta que la fuente para poder lograr la máxima excursión simétrica. Este efecto se logra conjuntamente con un resistor que se coloca entre los pines 6 y 7. Q11 es un amplificador clase A que se usa como driver de la etapa de potencia. El transistor Q12 le permite actuar con su máxima ganancia permitiendo que el circuito logre la ganancia de tensión final. Los diodos D1, D2, D3 y D4 permiten la compensación térmica y estabilidad del punto de operación de la etapa de potencia. La etapa de salida formada por Q13, Q14, Q15, Q17 y Q18 forman un amplificador de simetría cuasi complementaria, que es el encargado de dar prácticamente la ganancia de corriente total del circuito. CIRCUITOS DE APLICACION: a) Amplificador con carga conectada a la fuente: +VCC C2 100uF

50uF

6 3

Vi

C4 0.1uF

7

C5

1 5

2 Rf

RL

CB

8

TBA820M

R1 10K

C6

500uF R2 1

4

C3 0.22uF

C1 100uF

Figura 1.81 b) Amplificador con carga conectada a tierra:

42

+VCC C2 100uF

R3 56

6

CB

7

3

Vi

C4 0.1uF

TBA820M

R1 10K

2

C7 100uF

1 5 8

R2 1

4

Rf C1 100uF

50uF

C6

RL

C3 0.22uF

Figura 1.82 4) TDA2030 (de THOMSON) Este es un amplificador de potencia de audio integrado monolítico, con las siguientes características principales:  Tensión de alimentación máxima simétrica de +/- 6V á +/- 18V y puede alimentarse con una sola fuente de + 36V (máxima).  Corriente de polarización: 40 mA (típica), 60 mA (máxima)  Baja corriente de polarización de entrada: 0.2 uA ( típica), 2 uA (máxima)  Alta corriente de salida (hasta 3 A), con protección contra cortocircuito.  Potencia de salida: 18 W (típica, medida con RL = 4Ω, Av = 30db, f = 1 KHz, TC = 90°C y distorsión armónica total de 10%)  Incluye un sistema de protección térmica  Alta impedancia de entrada: 5 M Ω (típica)  Voltaje offset de entrada: +/- 20 mV (máximo)  Corriente offset de entrada: +/-200 nA (máxima)  Voltaje offset de salida: +/- 22 mV (máximo)  Muy baja distorsión de cruce  Temperatura de almacenamiento: -40 á +150°C  Temperatura de juntura: -40 á +150°C  Resistencia térmica: 3 °C/W  Sensitividad de entrada: 215 mV (típica, medida con Av = 30db, PL = 12W, RL = 4Ω y f = 1 KHz)  Respuesta en frecuencia (á – 3db): 10Hz á 140KHz (medida con Av = 30db, RL = 4Ω, PL = 12W)  Ganancia de tensión sin realimentación: 90db (típica, medida con f = 1 KHz)  Ganancia de tensión con realimentación: 30 db (típica, medida con f = 1 KHz)  Voltaje de ruido de entrada: 10 μVrms (máximo, medido con RL = 4Ω y ancho de banda (3 db) de 10Hz á 25KHz)

43

 Corriente de ruido de entrada: 200 pA (máximo, medido con RL = 4Ω y ancho de banda (3 db) de 10Hz á 25KHz)  Temperatura de cápsula: 110°C (mínima, para activar la protección térmica)  Rechazo a la fuente de alimentación (PSRR): 50db (típica, medida con RL = 4Ω, Av = 30db, RG = 22 KΩ, Vrizado = 0.5 Vrms y frecuencia de rizado de 100 Hz) CIRCUITO INTERNO EQUIVALENTE: 5 D2 Q3

1

R1 Q2

2

Q11

R2

Q14

D3

Q15

PROTECCION CONTRA CORTOCIRCUITO Y CORTE TERMICO

Q4

Q1

Q5

R5

D4

Q7

R3 Z1

4

Q13 Q12

Q6

R6

D6

D5 Q8

D1

D7

Q16 Q17

Q9

PROTECCION CONTRA CORTOCIRCUITO Y CORTE TERMICO

Q10

R4

R7

R8 3

Figura 1.83 Podemos Observar que se trata de un amplificador de simetría cuasi complementaria, donde Q14 y Q15 forman la etapa de salida NPN Darlington y Q13, Q16 y Q17 forman la etapa de salida PNP simulado. Q1, Q2, Q4 y Q5 forman un amplificador diferencial con etapas Darlington, lo cual permite elevar la impedancia de entrada y minimizar la corriente de polarización de base. R1 y R2 introducen realimentación negativa en el amplificador diferencial a la vez que contribuyen a elevar más la impedancia de entrada. Q3 y Q11 forman un espejo de corriente polarizado por medio de la tensión en D2 y los transistores Q7 y Q8. La corriente es suministrada por Q8, el que actúa como fuente de corriente constante. El Mosfet Q7 actúa también como fuente de corriente constante y polariza al zener Z1, el cual está encargado de mantener constante la corriente de Q8. D3, D4 y D5 polarizan la etapa de potencia y dan estabilidad térmica al punto de operación

44

Q6 actúa también como fuente de corriente presenta una alta impedancia de salida, para señal, al transistor Q4, permitiéndole una máxima ganancia de tensión. Q12 forma la etapa amplificadora clase A, que es el driver para el amplificador de potencia y logra máxima ganancia de tensión debido a Q11 que actúa como fuente de corriente y le ofrece alta impedancia para señal

CIRCUITOS DE APLICACION: A continuación veremos algunas aplicaciones típicas, en la que se incluye un amplificador tipo puente que es una configuración que permite cuadruplicar la potencia de salida para la misma resistencia de carga. a) Amplificador con fuentes de alimentación simétricas: +VCC C3 0.1uF

C5 100uF D1 1N4004

C1

5 1

1uF

TDA2030 2

Vi R3 22K

4

D2 1N4004

R1 22K

3 R2 680

R4 1

C8

RL

C7 0.22uF 22uF

C2

R5

-VCC C3 0.1uF

C5 100uF

Emplear: R5 = 3R2 y C8 = 100 pF para ancho de banda de 20 KHz y Av = 38db Figura 1.84 b) Amplificador con una sola fuente de alimentación: Para asegurar que la salida esté a la mitad de la fuente y tener máxima excursión simétrica, debe polarizarse el terminal 1, por medio de resistores, a la mitad de VCC c) Amplificador tipo puente con fuentes de alimentación simétricas:

45

+VCC C3 0.1uF

C5 100uF D1 1N4001

1N4001 5

5

1 1uF

RL 8

TDA2030

4

4

3

22K

22K

1

1N4001

680

22K

TDA2030

D2 1N4001

2

Vi

1

3

22K 22K

2

22uF

C2

1 22uF

0.22uF

0.22uF

R2 680

-VCC C3 0.1uF

C5 100uF

Figura 1.85 La señal de entrada es recibida por el amplificador de la izquierda. Su salida está desfasada 180° respecto de la entrada. Esta señal es atenuada para luego ser ingresada al amplificador de la derecha. La salida de este último está en fase con la entrada. Esto hace que si la salida es del amplificador es VL, la tensión en la carga es 2VL. Como la potencia de salida es proporcional al cuadrado del voltaje, entonces dicha potencia es cuatro veces la que puede dar uno solo de los amplificadores. La resistencia de carga efectiva que “ve” cada amplificador es 4Ω

46

PROBLEMAS PROPUESTOS PROBLEMA P1.13: En un amplificador de simetría complementaria, como el mostrado, explique por que el voltaje pico positivo, de salida, no puede llegar a ser igual al voltaje pico negativo +VCC

R

RL

-VCC

Figura 1.86 PROBLEMA P1.14: Se desea entregar 15W a una carga de 8Ω, mediante un amplificador push-pull clase B. Si se disponen de transistores que tienen BVCEO = 100 V con β = 50 y VCE,sat = 2 V. Halle: a) El valor de la fuente DC (VCC). b) El mínimo valor de la relación de transformación (n) requerido. c) La potencia máxima que disipará cada transistor. PROBLEMA P1.15: Un cierto transistor de potencia puede disipar hasta 40 W. Determine la potencia de salida máxima que puede obtenerse de un amplificador push pull usando dos de estos transistores cuando son operados en clase B. Asuma que la excitación es sinusoidal y la eficiencia del amplificador es de 65% PROBLEMA P1.16: Explique por qué de las siguientes afirmaciones: a) La resistencia térmica limita la disipación de calor en un transistor de potencia. b) La máxima disipación de potencia de un transistor depende de la temperatura. c) La zona de saturación recorta el pico negativo de la señal de salida. d) En un amplificador de potencia clase B, la impedancia de entrada es no lineal. e) La máxima disipación de potencia en un transistor está representada por una hipérbola en el plano Ic vs. Vce. f) Los transistores de potencia en un amplificador push pull deben ser idénticos. g) Los transistores de potencia del amplificador de simetría complementaria deben tener las mismas características eléctricas. h) En clase B se produce la distorsión de cruce. PROBLEMA P1.17: Se desea entregar 10 W a una carga de 8Ω, mediante un amplificador Push Pull clase AB. Si se dispone de transistores con BVCEO = 80 V, β = 50 y VCE,sat = 2V. Asuma que los transformadores son ideales, el de entrada con n = 1 y el de salida con n = 3. Halle: a) El valor de la fuente DC (VCC).

47

b) La potencia entregada por la fuente. PROBLEMA P1.18: Diseñe un amplificador clase B de simetría complementaria para obtener una potencia de salida de 10W en una carga de 8Ω. Especifique: a) Las características de los transistores. b) La tensión de alimentación. c) La potencia entregada por la fuente. PROBLEMA P1.19: En el circuito mostrado, determine: a) Las corrientes de polarización de todos los transistores b) PLmáx c) PCCmáx d) PCmáx e) La eficiencia total f) ¿Para qué sirve Q1? Asuma: Que todos los transistores son de silicio con β = 50, VCE,sat = 0.5V, C1 y C3 son muy grandes + 9 Vdc R1

Q1

68K

Q3 D1

R7 22

R6 1K D2

R8 22

R2 68K

C1

Q2

Q4 R5

R3 180K

Vg

C3

R4 33

R9 1.5K

RL 40

15K

C2 100uF

Figura 1.87 PROBLEMA P1.21: En el circuito mostrado, halle las características de cada transistor y determine: a) PCC b) PLmáx c) PCmáx d) La eficiencia total + 45Vdc R6 5K6

R12 270

R4 18K

C1

22K

2.2/50

D1

R7

C2

0.2

Q2 BC549

R10 2K2

Q3 B649

Q4 B649 R15 270

R5 270

C4 330pF

R11 22K

C6 47K

Q6 D1046 R22 47/1

R17 220K

D2

R14 680

C7 100/50

Q8 2N3773 R24 0.22/5

Q10 2N3773

Q12 2N3773

R26 0.22/5

R28 0.22/5

D4 1N5395

1N4004 R18 1M

RL

D3 C10 100pF

R2 47K

R21 12

C8

200pF

R9 15K

C9 100/50

4K3

R13 2K2

10/50

470K Q1 BC549

C5 100/50

R20 1K5

R16

1N4004 C3

R3 2M2

R1

R8 2K2

R19 2K2

1N4004

4 OHM Q7 D816

D5

Q5 D386

Q9 2N3773 R23 47/1

R25 0.22/5

Q11 2N3773

Q13 2N3773

R27 0.22/5

R29 0.22/5

1N5395

- 45Vdc

Figura 1.88

48

PROBLEMA P1.20: En el circuito mostrado es un amplificador push pull clase A, determine expresiones para: a) PCC b) PLmáx c) PCmáx d) La eficiencia total e) La figura de mérito 2

1:1

Ig

11

8

Q1

5 7

R14

6

R

VBB

8 VCC

Q2

T2

2

5 7 6

RL 11

1:1 Ideal

Figura 1.89 PROBLEMA P1.21: Analice el circuito mostrado y determine la máxima potencia de salida y la máxima potencia que disipa cada transistor.

49

BIBLIOGRAFIA 1).- CIRCUITOS MICROELECTRONICOS: ANÁLISIS Y DISEÑO Muhammad Rashid Editorial: International Thomson Editores 2).- MICROELECTRONICA: CIRCUITOS Y DISPOSITIVOS Mark N. Horenstein Editorial: Prentice – Hall Hispanoamérica S. A. 3) MICROELECTRONICA: CIRCUITOS Y DISPOSITIVOS Sedra Smith Editorial: Oxford 4).- CIRCUITOS ELECTRONICOS II M. A. Martino, M. Leureyros Copias del curso – UNI 1980 5) ELECTRONIC CIRCUITS: DISCRETE AND INTEGRATED Schilling, Donald L. Belove, Charles Editorial: Mc Graw-Hill Kogakusha, Ltd. 6) DISPOSITIVOS Y CIRCUITOS ELECTRÓNICOS Millman, Jacob Halkias, Cristos C. Editorial: Mc Graw-Hill Book Company 7).- ANÁLISIS Y DISEÑO DE CIRCUITOS ELECTRÓNICOS INTEGRADOS Paul E. Gray Robert Meyer Editorial: Prentice – Hall Hispanoamérica S. A. 8).- COMMUNICATION CIRCUITS: ANALYSIS AND DESIGN Clarke, Kenneth Hess T. Donald Editorial: Addison-Wesley Publishing Company 9).- MANUAL RCA – SC15 10).- MANUAL DE AMPLIFICADORES DE BAJA FRECUENCIA TRANSISTORIZADOS Francisco Ruiz Vasallo Editorial: Ediciones CEAC – Barcelona 2da. Edición – 1979 11).- MANUAL DE BAFFLES Y ALTAVOCES Francisco Ruiz Vassallo Editorial: Ediciones CEAC – Barcelona 3da. Edición – 1981

50